Azərbaycanca AzərbaycancaБеларускі БеларускіDansk DanskDeutsch DeutschEspañola EspañolaFrançais FrançaisIndonesia IndonesiaItaliana Italiana日本語 日本語Қазақ ҚазақLietuvos LietuvosNederlands NederlandsPortuguês PortuguêsРусский Русскийසිංහල සිංහලแบบไทย แบบไทยTürkçe TürkçeУкраїнська Українська中國人 中國人United State United StateAfrikaans Afrikaans
Підтримка
www.wikidata.uk-ua.nina.az

Про other uses of the term див Метастабільний стан Метастабільний стан в електроніці можливість системи цифрової електро

Метастабільність (електроніка)

Метастабільність (електроніка)
Про other uses of the term див. Метастабільний стан.

Метастабільний стан в електроніці — можливість системи цифрової електроніки знаходитися в стані нестабільної рівноваги або метастабільному стані протягом необмеженого часу. У схемах цифрової логіки, необхідно аби цифровий сигнал знаходився в певних межах значень напруги і струму, аби коректно відображати [en] '0' або '1' для коректного виконання операцій логіки на схемі; якщо сигнал знаходиться в межах недозволеного робочого діапазону він може викликати збій в роботі логічних елементів, до яких надходить такий сигнал. В метастабільних станах, електричний сигнал кола не може встановитися у стабільне значення '0' або '1' логічного рівня за період часу, що є необхідним для коректної роботи електричного кола. В результаті, ця схема може працювати в непередбачуваному режимі, і це може призвести до системної помилки, що іноді називають на технічному жаргоні "глюком". Метастабільність є прикладом Буріданового парадоксу.

image
Ілюстрація метастабільності в синхронізаторі, де дані перетинаються в часі із зміною синхро-імпульсу. В найгіршому випадку, в залежності від таймінгу, метастабільний стан на Ds може поширитися на Dout і таким чином на подальшу логіку далі в системі, і спричинити невизначену і непослідовну поведінку.

Метастабільні стани є особливістю, що притаманна асинхронним цифровим системам, і в системах, що мають більше ніж один незалежний синхросигнал з його відліком. У асинхронних системах з автоматичним таймером арбітри розроблені таким чином, що дозволяє системі тільки після того, як стан метастабільності було урегульовано, тому метастабільність є нормальним станом, а не помилкою. У синхронних системах із асинхронними входами, створюються синхронізатори, які зменшують імовірність відмови до прийнятно малої. Метастабільних станів можна повністю уникнути лише в повністю синхронних системах, коли виконуються умови інтервалів встановлення і утримування сигналів на входах тригерів.

Приклад

image
Приклад RS-тригеру Ні-АБО

Простий приклад метастабільності виникає при роботі з (RS-тригером Ні-АБО), у випадку коли обидва входи Set і Reset є істинними (тобто R=1 і S=1) і після того обидва приймають значення логічного нуля (R=0 і S=0) приблизно одночасно. Обидва виходи Q і Q початково були виставленні в 0 одночасним підняттям рівня на входах Set і Reset. Після того як обидва входи Set і Reset змінять свої значення на нуль, тригер перейде (зрештою) в один із двох стабільних станів, при якому один із виходів Q або Q буде мати на виході логічну одиницю, а інший логічний нуль. Фінальний стан буде залежати від того, хто першим із R або S повернеться до стану нуля, у хронології, але якщо два переходи відбудуться приблизно в один і той самий час, метастабільність в результаті призведе до встановлення рівня в середнє значення або до коливанням вихідних рівнів і може тривати довільно довго, до того як схема повернеться до стабільного стану.

Хоча метастабільність добре вивчена і зрозуміла, а також існує багато відомих технік для організації архітектури, що дає змогу контролювати її, вона досі залишається джерелом можливих відмов. Серйозні відмови комп'ютерів і цифрової електроніки, що були викликані метастабільними станами мають велику історію в суспільстві. Багато інженерів довгий час відмовлялися усвідомити, що бістабільні пристрої можуть входити в стан, що не є ні логічним нулем ні одиницею і існує імовірність, що він залишатиметься у невизначеному стані деякий період часу, хоча із експоненційним зменшенням цієї імовірності із плином часу. Однак, метастабільність є неминучим результатом будь-якої спроби перетворити неперервний сигнал у дискретний.

Арбітри

Докладніше:

В електроніці, арбітр це спеціальна електрична схема, що визначає який із декількох сигналів надійшов першим. Арбітри використовуються в асинхронних системах аби впорядкувати дії з розрахунків із доступом до спільних ресурсів, аби уникнути існування паралельних некоректних операцій. Арбітри використовуються на входах повністю синхронних систем, а також між інтервалами синхроімпульсів, як синхронізатори вхідних сигналів. Вони можуть мінімізувати виникнення метастабільності до дуже малої імовірності, однак, всі арбітри також мають метастабільні стани, які не можливо уникнути на граничних ділянках вхідних станів, що призводять до різних виходів.

Див. Також

Примітки

  1. Thomas J. Chaney and (April 1973). (PDF). IEEE Transactions on Computers. C-22 (4): 421—422. doi:10.1109/T-C.1973.223730. ISSN 0018-9340. Архів оригіналу (PDF) за 10 грудня 2019. Процитовано 23 січня 2019.
  2. Chaney, Thomas J. (PDF). Архів оригіналу (PDF) за 8 грудня 2015. Процитовано 23 січня 2019.
  3. John Bainbridge (2002). . Springer. с. 18. ISBN . Архів оригіналу за 3 липня 2020. Процитовано 29 червня 2022.
  4. Chaney, Thomas J. . Архів оригіналу за 4 березня 2016. Процитовано 23 січня 2019.Washington University St. Louis, MO
  5. Harris, Sarah; Harris, David (2015). . Morgan Kaufmann. с. 151—153. ISBN . Архів оригіналу за 10 липня 2020. Процитовано 25 січня 2019.
  6. Ginosar, Ran (2011). (PDF). VLSI Systems Research Center. Electrical Engineering and Computer Science Dept., Technion—Israel Institute of Technology, Haifa. Архів оригіналу (PDF) за 23 листопада 2018., p. 4-6
  7. Xanthopoulos, Thucydides (2009). Clocking in Modern VLSI Systems. Springer Science and Business Media. с. 196. ISBN ., p. 196, 200, eq. 6-29
  8. (PDF). Application Note AN-219. Phillips Semiconductor. 1989. Архів оригіналу (PDF) за 10 січня 2017. Процитовано 20 січня 2017.
  9. Arora, Mohit (2011). . Springer Science and Business Media. ISBN . Архів оригіналу за 9 липня 2020. Процитовано 25 січня 2019., p. 4-5, eq. 1-1
  10. Leslie Lamport (February 2012) [December 1984]. (PDF). Архів оригіналу (PDF) за 18 квітня 2007. Процитовано 9 липня 2010.
  11. Richard F. Tinder (2009). . Morgan & Claypool Publishers. с. 165. ISBN . Архів оригіналу за 12 липня 2020. Процитовано 23 січня 2019.

Посилання

  • Metastability Performance of Clocked FIFOs
  • The 'Asynchronous' Bibliography
  • Asynchronous Logic
  • Efficient Self-Timed Interfaces for Crossing Clock Domains
  • Dr. Howard Johnson: Deliberately inducing the metastable state
  • Detailed explanations and Synchronizer designs
  • Metastability Bibliography
  • , Cadence Design Systems
  • Stephenson, Jennifer. Understanding Metastability in FPGAs. Altera Corporation white paper. July 2009.
  • Bahukhandi, Ashirwad. Metastability. Lecture Notes for Advanced Logic Design and Switching Theory. January 2002.
  • Cummings, Clifford E. Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs. SNUG 2001.
  • Haseloff, Eilhard. Metastable Response in 5-V Logic Circuits. Texas Instruments Report. February 1997.
  • Nystrom, Mika, and Alain J. Martin. Crossing the Synchronous Asynchronous Divide. WCED 2002.
  • Patil, Girish, IFV Division, Cadence Design Systems. Clock Synchronization Issues and Static Verification Techniques. Cadence Technical Conference 2004.
  • Smith, Michael John Sebastian. Application-Specific Integrated Circuits. Addison Wesley Longman, 1997, Chapter 6.4.1.
  • Stein, Mike. Crossing the abyss: asynchronous signals in a synchronous world EDN design feature. July 24, 2003.
  • Cox, Jerome R. and Engel, George L., Blendics, Inc. White Paper "Metastability and Fatal System Errors"] Nov. 2010
  • Adam Taylor, "Wrapping One's Brain Around Metastability", EE Times, 2013-11-20

Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет

Pro other uses of the term div Metastabilnij stan Metastabilnij stan v elektronici mozhlivist sistemi cifrovoyi elektroniki znahoditisya v stani nestabilnoyi rivnovagi abo metastabilnomu stani protyagom neobmezhenogo chasu U shemah cifrovoyi logiki neobhidno abi cifrovij signal znahodivsya v pevnih mezhah znachen naprugi i strumu abi korektno vidobrazhati en 0 abo 1 dlya korektnogo vikonannya operacij logiki na shemi yaksho signal znahoditsya v mezhah nedozvolenogo robochogo diapazonu vin mozhe viklikati zbij v roboti logichnih elementiv do yakih nadhodit takij signal V metastabilnih stanah elektrichnij signal kola ne mozhe vstanovitisya u stabilne znachennya 0 abo 1 logichnogo rivnya za period chasu sho ye neobhidnim dlya korektnoyi roboti elektrichnogo kola V rezultati cya shema mozhe pracyuvati v neperedbachuvanomu rezhimi i ce mozhe prizvesti do sistemnoyi pomilki sho inodi nazivayut na tehnichnomu zhargoni glyukom Metastabilnist ye prikladom Buridanovogo paradoksu Ilyustraciya metastabilnosti v sinhronizatori de dani peretinayutsya v chasi iz zminoyu sinhro impulsu V najgirshomu vipadku v zalezhnosti vid tajmingu metastabilnij stan na Ds mozhe poshiritisya na Dout i takim chinom na podalshu logiku dali v sistemi i sprichiniti neviznachenu i neposlidovnu povedinku Metastabilni stani ye osoblivistyu sho pritamanna asinhronnim cifrovim sistemam i v sistemah sho mayut bilshe nizh odin nezalezhnij sinhrosignal z jogo vidlikom U asinhronnih sistemah z avtomatichnim tajmerom arbitri rozrobleni takim chinom sho dozvolyaye sistemi tilki pislya togo yak stan metastabilnosti bulo uregulovano tomu metastabilnist ye normalnim stanom a ne pomilkoyu U sinhronnih sistemah iz asinhronnimi vhodami stvoryuyutsya sinhronizatori yaki zmenshuyut imovirnist vidmovi do prijnyatno maloyi Metastabilnih staniv mozhna povnistyu uniknuti lishe v povnistyu sinhronnih sistemah koli vikonuyutsya umovi intervaliv vstanovlennya i utrimuvannya signaliv na vhodah trigeriv PrikladPriklad RS trigeru Ni ABO Prostij priklad metastabilnosti vinikaye pri roboti z RS trigerom Ni ABO u vipadku koli obidva vhodi Set i Reset ye istinnimi tobto R 1 i S 1 i pislya togo obidva prijmayut znachennya logichnogo nulya R 0 i S 0 priblizno odnochasno Obidva vihodi Q i Q pochatkovo buli vistavlenni v 0 odnochasnim pidnyattyam rivnya na vhodah Set i Reset Pislya togo yak obidva vhodi Set i Reset zminyat svoyi znachennya na nul triger perejde zreshtoyu v odin iz dvoh stabilnih staniv pri yakomu odin iz vihodiv Q abo Q bude mati na vihodi logichnu odinicyu a inshij logichnij nul Finalnij stan bude zalezhati vid togo hto pershim iz R abo S povernetsya do stanu nulya u hronologiyi ale yaksho dva perehodi vidbudutsya priblizno v odin i toj samij chas metastabilnist v rezultati prizvede do vstanovlennya rivnya v serednye znachennya abo do kolivannyam vihidnih rivniv i mozhe trivati dovilno dovgo do togo yak shema povernetsya do stabilnogo stanu Hocha metastabilnist dobre vivchena i zrozumila a takozh isnuye bagato vidomih tehnik dlya organizaciyi arhitekturi sho daye zmogu kontrolyuvati yiyi vona dosi zalishayetsya dzherelom mozhlivih vidmov Serjozni vidmovi komp yuteriv i cifrovoyi elektroniki sho buli viklikani metastabilnimi stanami mayut veliku istoriyu v suspilstvi Bagato inzheneriv dovgij chas vidmovlyalisya usvidomiti sho bistabilni pristroyi mozhut vhoditi v stan sho ne ye ni logichnim nulem ni odiniceyu i isnuye imovirnist sho vin zalishatimetsya u neviznachenomu stani deyakij period chasu hocha iz eksponencijnim zmenshennyam ciyeyi imovirnosti iz plinom chasu Odnak metastabilnist ye neminuchim rezultatom bud yakoyi sprobi peretvoriti neperervnij signal u diskretnij ArbitriDokladnishe V elektronici arbitr ce specialna elektrichna shema sho viznachaye yakij iz dekilkoh signaliv nadijshov pershim Arbitri vikoristovuyutsya v asinhronnih sistemah abi vporyadkuvati diyi z rozrahunkiv iz dostupom do spilnih resursiv abi uniknuti isnuvannya paralelnih nekorektnih operacij Arbitri vikoristovuyutsya na vhodah povnistyu sinhronnih sistem a takozh mizh intervalami sinhroimpulsiv yak sinhronizatori vhidnih signaliv Voni mozhut minimizuvati viniknennya metastabilnosti do duzhe maloyi imovirnosti odnak vsi arbitri takozh mayut metastabilni stani yaki ne mozhlivo uniknuti na granichnih dilyankah vhidnih staniv sho prizvodyat do riznih vihodiv Div TakozhAsinhronna logikaPrimitkiThomas J Chaney and April 1973 PDF IEEE Transactions on Computers C 22 4 421 422 doi 10 1109 T C 1973 223730 ISSN 0018 9340 Arhiv originalu PDF za 10 grudnya 2019 Procitovano 23 sichnya 2019 Chaney Thomas J PDF Arhiv originalu PDF za 8 grudnya 2015 Procitovano 23 sichnya 2019 John Bainbridge 2002 Springer s 18 ISBN 978 1 85233 598 4 Arhiv originalu za 3 lipnya 2020 Procitovano 29 chervnya 2022 Chaney Thomas J Arhiv originalu za 4 bereznya 2016 Procitovano 23 sichnya 2019 Washington University St Louis MO Harris Sarah Harris David 2015 Morgan Kaufmann s 151 153 ISBN 012800911X Arhiv originalu za 10 lipnya 2020 Procitovano 25 sichnya 2019 Ginosar Ran 2011 PDF VLSI Systems Research Center Electrical Engineering and Computer Science Dept Technion Israel Institute of Technology Haifa Arhiv originalu PDF za 23 listopada 2018 p 4 6 Xanthopoulos Thucydides 2009 Clocking in Modern VLSI Systems Springer Science and Business Media s 196 ISBN 1441902619 p 196 200 eq 6 29 PDF Application Note AN 219 Phillips Semiconductor 1989 Arhiv originalu PDF za 10 sichnya 2017 Procitovano 20 sichnya 2017 Arora Mohit 2011 Springer Science and Business Media ISBN 1461403979 Arhiv originalu za 9 lipnya 2020 Procitovano 25 sichnya 2019 p 4 5 eq 1 1 Leslie Lamport February 2012 December 1984 PDF Arhiv originalu PDF za 18 kvitnya 2007 Procitovano 9 lipnya 2010 Richard F Tinder 2009 Morgan amp Claypool Publishers s 165 ISBN 978 1 59829 689 1 Arhiv originalu za 12 lipnya 2020 Procitovano 23 sichnya 2019 PosilannyaMetastability Performance of Clocked FIFOs The Asynchronous Bibliography Asynchronous Logic Efficient Self Timed Interfaces for Crossing Clock Domains Dr Howard Johnson Deliberately inducing the metastable state Detailed explanations and Synchronizer designs Metastability Bibliography Cadence Design Systems Stephenson Jennifer Understanding Metastability in FPGAs Altera Corporation white paper July 2009 Bahukhandi Ashirwad Metastability Lecture Notes for Advanced Logic Design and Switching Theory January 2002 Cummings Clifford E Synthesis and Scripting Techniques for Designing Multi Asynchronous Clock Designs SNUG 2001 Haseloff Eilhard Metastable Response in 5 V Logic Circuits Texas Instruments Report February 1997 Nystrom Mika and Alain J Martin Crossing the Synchronous Asynchronous Divide WCED 2002 Patil Girish IFV Division Cadence Design Systems Clock Synchronization Issues and Static Verification Techniques Cadence Technical Conference 2004 Smith Michael John Sebastian Application Specific Integrated Circuits Addison Wesley Longman 1997 Chapter 6 4 1 Stein Mike Crossing the abyss asynchronous signals in a synchronous world EDN design feature July 24 2003 Cox Jerome R and Engel George L Blendics Inc White Paper Metastability and Fatal System Errors Nov 2010 Adam Taylor Wrapping One s Brain Around Metastability EE Times 2013 11 20

Дата публікації:
Топ