Три́гер (англ. trigger, flip-flop) — електронна логічна схема, яка має два стійкі стани, в яких може перебувати, доки не зміняться відповідним чином сигнали керування. Напруги і струми на виході тригера можуть змінюватися стрибкоподібно. Тригер це мультивібратор із двома стабільними станами.
![image](https://www.wikidata.uk-ua.nina.az/image/aHR0cHM6Ly93d3cud2lraWRhdGEudWstdWEubmluYS5hei9pbWFnZS9hSFIwY0hNNkx5OTFjR3h2WVdRdWQybHJhVzFsWkdsaExtOXlaeTkzYVd0cGNHVmthV0V2WTI5dGJXOXVjeTkwYUhWdFlpOWhMMkUxTDFSeVlXNXphWE4wYjNKZlFtbHpkR0ZpYkdWZmFXNTBaWEpoWTNScGRtVmZZVzVwYldGMFpXUXRaVzR1YzNabkx6SXlNSEI0TFZSeVlXNXphWE4wYjNKZlFtbHpkR0ZpYkdWZmFXNTBaWEpoWTNScGRtVmZZVzVwYldGMFpXUXRaVzR1YzNabkxuQnVadz09LnBuZw==.png)
Загальний опис
В арифметичних і логічних пристроях для збереження інформації найчастіше використовують тригери – пристрої з двома стійкими станами по виходу, які містять елементарну запам'ятовувальну комірку (бістабільна схема БС) і схему керування (СК). Схема керування перетворює інформацію, яка надходить, на комбінацію сигналів, що діють безпосередньо на входи елементарної запам'ятовувальної комірки. Для забезпечення надійного перемикання в точках А для деяких тригерів потрібні кола затримки. З цією метою можуть використовуватися запам'ятовувальні елементи на основі БС того ж типу, що вже є у тригері. Схему такого тригера називають схемою типу M-S (master-slave), оскільки стан однієї БС, яку називають веденою, повторює стан додаткової БС, яку називають ведучою.
Тригери широко використовуються для формування імпульсів, у генераторах одиничних сигналів, для побудови подільників частоти, лічильників, перерахункових пристроїв, регістрів, суматорів, у пристроях керування тощо.
У більшості серій інтегральних елементів містяться тригери різних типів, у тому числі універсальні.
- Класифікація тригерів
- за способом організації логічних зв'язків розрізняють тригери з запуском (RS-тригери); з лічильним входом (Т-тригери); тригери затримки (D-тригери); універсальні (JK-тригери); комбіновані (наприклад, RST-, JKRS-, DRS-тригери).
- за способом запису інформації тригери поділяють на несинхронізовані (асинхронні, нетактові) і синхронізовані (тактові).
- за кількістю інформаційних входів тригери можуть бути з одним, двома та багатьма входами.
- за видом вихідних сигналів тригери поділяються на статичні і динамічні. Статичні тригери – тригери, в яких вихідні сигнали в стійких станах залишаються незмінними в часі. Динамічні тригери – тригери, в яких вихідні сигнали в стійких станах змінюються в часі.
- за способом запам'ятовування інформації тригери можуть бути з логічною і фізичною організацією пам'яті. Перші виконують на логічних елементах І, АБО, НІ, І-НІ, АБО-НІ, І-АБО-НІ і т.д., а другі є елементами запам'ятовувальних пристроїв, у яких використовують нелінійні властивості матеріалів або нелінійні вольт-амперні характеристики компонентів.
Типи тригерів
RS-тригери
RS-тригер асинхронний
S | R | Q(t) | Q(t) | Q(t+1) | Q(t+1) |
---|---|---|---|---|---|
0 | 0 | 0 | 1 | 0 | 1 |
0 | 0 | 1 | 0 | 1 | 0 |
0 | 1 | 0 | 1 | 0 | 1 |
0 | 1 | 1 | 0 | 0 | 1 |
1 | 0 | 0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 | не визначено | не визначено |
1 | 1 | 1 | 0 | не визначено | не визначено |
![image](https://www.wikidata.uk-ua.nina.az/image/aHR0cHM6Ly93d3cud2lraWRhdGEudWstdWEubmluYS5hei9pbWFnZS9hSFIwY0hNNkx5OTFjR3h2WVdRdWQybHJhVzFsWkdsaExtOXlaeTkzYVd0cGNHVmthV0V2WTI5dGJXOXVjeTkwYUhWdFlpOW1MMll5TDBzMU5UVlVVakpmVWxOZlZISnBaMmRsY2k1bmFXWXZNVEF3Y0hndFN6VTFOVlJTTWw5U1UxOVVjbWxuWjJWeUxtZHBaZz09LmdpZg==.gif)
RS-тригер, або SR-тригер— тригер, який зберігає свій попередній стан при нульових входах та змінює свій вихідний стан при подачі на один з його входів одиниці.
При подачі одиниці на вхід S (від англ. Set — встановити) вихідний стан стає рівним логічної одиниці. А при подачі одиниці на вхід R (від англ. Reset — скинути) вихідний стан стає рівним логічному нулю. Стан, при якому на обидва входи R і Sодночасно подані логічні одиниці, в найпростіших реалізаціях є забороненим (оскільки вводить схему в режим генерації), в складніших реалізаціях RS-тригер переходить в третій стан QQ=00. Одночасне зняття двох «1» практично неможливе. При знятті однієї з «1» RS-тригер переходить в стан, що визначається другою «1». Таким чином RS-тригер має три стани, з яких два стійких (при знятті сигналів керування RS-тригер залишається у встановленому стані) і одне нестійке (при знятті сигналів керування RS-тригер не залишається у встановленому стані, а переходить в один з двох стійких станів).
RS-тригер використовується для створення сигналу з позитивним та негативним фронтами, окремо керованими за допомогою стробів, рознесених в часі. Також RS-тригери часто використовуються для запобігання так званого явища (брязкоту контактів).
RS-тригери іноді називають RS-фіксасаторами.
- Умовне графічне позначення асинхронного RS-тригера
- Логічна схема асинхронного RS-тригера на елементах 2І-НЕ
- Граф переходів асинхронного RS-тригера
- Карта Карно асинхронного RS-тригера
- Асинхронний RS-тригер на логічних елементах 2АБО-НЕ
RS-тригер синхронний
C | S | R | Q(t) | Q(t+1) |
---|---|---|---|---|
0 | x | x | 0 | 0 |
1 | 1 | |||
1 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | 1 |
1 | 0 | 1 | 0 | 0 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 0 | 1 | 1 |
1 | 1 | 1 | 0 | не визначено |
1 | 1 | 1 | 1 | не визначено |
Схема синхронного RS-тригера збігається зі схемою одноступінчастого парафазного (двофазного) D-тригера, але не навпаки, оскільки в парафазного (двофазному) D-тригері не використовуються комбінації S=0, R=0 і S=1, R=1.
Алгоритм функціонування синхронного RS-тригера можна представити формулою
де x — невизначений стан.
- Умовне графічне позначення синхронного RS-тригера
- Схема синхронного RS-тригера на елементах 2І-НЕ
- Граф переходів синхронного RS-тригера
- Карта Карно синхронного RS-тригера
D-тригери
D-тригери також називають тригерами затримки (від англ. Delay).
D-тригер синхронний
![image](https://www.wikidata.uk-ua.nina.az/image/aHR0cHM6Ly93d3cud2lraWRhdGEudWstdWEubmluYS5hei9pbWFnZS9hSFIwY0hNNkx5OTFjR3h2WVdRdWQybHJhVzFsWkdsaExtOXlaeTkzYVd0cGNHVmthV0V2WTI5dGJXOXVjeTkwYUhWdFlpOHpMek16TDBzMU5UVlVUVEpmUkY5VWNtbG5aMlZ5TG1kcFppOHhNREJ3ZUMxTE5UVTFWRTB5WDBSZlZISnBaMmRsY2k1bmFXWT0uZ2lm.gif)
D | Q(t) | Q(t+1) |
---|---|---|
0 | 0 | 0 |
0 | 1 | 0 |
1 | 0 | 1 |
1 | 1 | 1 |
D-тригер (D від англ. delay — затримка або від англ. data — дані) — запам'ятовує стан входу та видає його на вихід. D-тригери мають, як мінімум, два входи: інформаційний D і синхронізації C. Після приходу активного імпульсу синхронізації на вхід C D-тригер відкривається. Збереження інформації в D-тригерах відбувається після спаду імпульсу синхронізації С. Оскільки інформація на виході залишається незмінною до приходу чергового імпульсу синхронізації, D-тригер називають також тригером із запам'ятовуванням інформації або тригером-засувкою. Міркуючи чисто теоретично, парафазний (двофазний) D-тригер можна утворити з будь-яких RS- або JK-тригерів, якщо на їх входи одночасно подавати взаємно інверсні сигнали.
D-тригер переважно використовується для реалізації засувки. Наприклад, для зняття 32 біт інформації з паралельної шини, беруть 32 D-тригери і об'єднують їх входи синхронізації для керування записом інформації в засувку, а 32 входи D під'єднують до шини.
У одноступінчатих D-тригерах під час прозорості всі зміни інформації на вході D передаються на вихід Q. Там, де це небажано, потрібно застосовувати двоступеневі (двотактні, Master-Slave, MS) D-тригери.
![image](https://www.wikidata.uk-ua.nina.az/image/aHR0cHM6Ly93d3cud2lraWRhdGEudWstdWEubmluYS5hei9pbWFnZS9hSFIwY0hNNkx5OTFjR3h2WVdRdWQybHJhVzFsWkdsaExtOXlaeTkzYVd0cGNHVmthV0V2WTI5dGJXOXVjeTkwYUhWdFlpODVMemt3TDBSZlZISnBaMmRsY2k1bmFXWXZNVEF3Y0hndFJGOVVjbWxuWjJWeUxtZHBaZz09LmdpZg==.gif)
D-тригер двоступінчастий
У одноступінчастому тригері є одна щабель запам'ятовування інформації, а в двоступінчастому — дві такі щаблі. Спочатку інформація записується в першу сходинку, а вже потім переписується у другу та з'являється на виході. Двоступінчастий тригер позначають ТТ. Двоступеневий D-тригер називають тригером з динамічним керуванням. Загальна схема двоступінчастого тригера
T-тригери
Т-тригер (від англ. Toggle — перемикач) часто називають рахунковим тригером, оскільки він є найпростішим лічильником до 2.
Т-тригер асинхронний
Асинхронний Т-тригер не має входу дозволу рахунку — Т і переключається по кожному тактовому імпульсу на вході С.
![image](https://www.wikidata.uk-ua.nina.az/image/aHR0cHM6Ly93d3cud2lraWRhdGEudWstdWEubmluYS5hei9pbWFnZS9hSFIwY0hNNkx5OTFjR3h2WVdRdWQybHJhVzFsWkdsaExtOXlaeTkzYVd0cGNHVmthV0V2WTI5dGJXOXVjeTkwYUhWdFlpOHlMekk1TDFSZlpteHBjQzFtYkc5d0xtZHBaaTh4TnpCd2VDMVVYMlpzYVhBdFpteHZjQzVuYVdZPS5naWY=.gif)
T-тригер синхронний
T | Q(t) | Q(t+1) |
---|---|---|
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
![image](https://www.wikidata.uk-ua.nina.az/image/aHR0cHM6Ly93d3cud2lraWRhdGEudWstdWEubmluYS5hei9pbWFnZS9hSFIwY0hNNkx5OTFjR3h2WVdRdWQybHJhVzFsWkdsaExtOXlaeTkzYVd0cGNHVmthV0V2WTI5dGJXOXVjeTkwYUhWdFlpOWhMMkU1TDFRdFZIbHdaVjlHYkdsd0xXWnNiM0F1YzNabkx6RXdNSEI0TFZRdFZIbHdaVjlHYkdsd0xXWnNiM0F1YzNabkxuQnVadz09LnBuZw==.png)
Синхронний Т-тригер, при одиниці на вході Т, по кожному такту на вході C змінює свій логічний стан на протилежний, і не змінює вихідний стан при нулі на вході T. Т-тригер можна побудувати на JK-тригері, на двоступінчатому (Master-Slave, MS) D-тригері і на двох одноступінчатих D-тригерах та інверторі.
Як можна бачити в таблиці істинності JK-тригера, він переходить в інверсний стан щоразу при одночасній подачі на входи J і K логічної 1. Ця властивість дозволяє створити на базі JK-тригера Т-тригер, об'єднуючи входи J і K.
У двоступінчатому (Master-Slave, MS) D-тригері інверсний вихід Q з'єднується з входом D, а на вхід C подаються лічильні імпульси. Внаслідок цього тригер при кожному рахунковому імпульсі запам'ятовує значення Q, тобто буде перемикатися в протилежний стан.
Т-тригер часто застосовують для пониження частоти в 2 рази, при цьому на Т вхід подають одиницю, а на С— сигнал з частотою, яка буде поділена на 2.
JK-тригер
![image](https://www.wikidata.uk-ua.nina.az/image/aHR0cHM6Ly93d3cud2lraWRhdGEudWstdWEubmluYS5hei9pbWFnZS9hSFIwY0hNNkx5OTFjR3h2WVdRdWQybHJhVzFsWkdsaExtOXlaeTkzYVd0cGNHVmthV0V2WTI5dGJXOXVjeTkwYUhWdFlpODBMelF3TDBzMU5UVlVWamxmU2t0ZlZISnBaMmRsY2k1bmFXWXZNVEF3Y0hndFN6VTFOVlJXT1Y5S1MxOVVjbWxuWjJWeUxtZHBaZz09LmdpZg==.gif)
J | K | Q(t) | Q(t+1) |
---|---|---|---|
0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 |
0 | 1 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 0 | 1 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 1 |
1 | 1 | 1 | 0 |
JK-тригер працює так само як RS-тригер, з одним лише винятком: при подачі логічної одиниці на обидва входи J і K стан виходу тригера змінюється на протилежне. Вхід J (від англ. Jump — стрибок) аналогічний входу S у RS-тригера. Вхід K (від англ. Kill — вбити) аналогічний входу R у RS-тригера. При подачі одиниці на вхід J і нуля на вхід K вихідний стан тригера стає рівним логічній одиниці. А при подачі одиниці на вхід K і нуля на вхід J вихідна стан тригера стає рівним логічному нулю. JK-тригер на відмінну від RS-тригера не має заборонених станів на основних входах, проте це ніяк не допомагає при порушенні правил розробки логічних схем. На практиці застосовуються лише синхронні JK-тригери, тобто стану основних входів J і K враховуються лише в момент тактування, наприклад по позитивному імпульсу на вході синхронізації.
На базі JK-тригера можливо побудувати D-тригер або Т-тригер. Як можна бачити в таблиці істинності JK-тригера, він переходить в інверсний стан щоразу при одночасній подачі на входи J і K логічної 1. Ця властивість дозволяє створити на базі JK-тригера Т-тригер, об'єднавши входи J і K.
Алгоритм функціонування JK-тригера можна представити формулою
- Умовне графічне позначення JK-тригера зі статичним входом З
- Граф переходів JK-тригера
- Карта Карно JK-тригера
Особливості таймінгу
Параметри таймінгу
Вхід тригера має утримуватися в сталому значенні на період часу довкола зростаючого фронту синхроімпульсу, цей період відомий як апертура. Уявімо, що нам необхідно зробити фото жаби, що сидить на листку лілії. Допустимо, потім жаба стрибає у воду. Якщо ви зробите знімок в той момент коли вона стрибає у воду, ви матимете розмите зображення жаби, що стрибає — чітко не ясно в якому стані знаходиться жаба. Але якщо ви зробите фото, доки жаба сидить спокійно на листку (або коли вона вже знаходиться спокійно у воді), ви отримаєте чітке зображення. Так само і значення тригера, воно повинно утримуватися у стійкому стані під час апертури тригера.
Час установки — мінімальна кількість часу при якому вхідний сигнал повинен утримуватися у стійкому стані перед настанням синхроімпульсу, так щоб дані могли б надійно зафіксовані імпульсом.
Час утримання — мінімальна кількість часу, при якому вхідний сигнал повинен утримуватися у стійкому стані після настання синхроімпульсу, так що дані надійно фіксуватимуться імпульсом.
Апертура — сума часу установки і часу утримання. Вхід даних повинен утримуватися у стійкому стані весь цей період часу.
Час відновлення це мінімальна кількість часу коли асинхронні входи set або reset повинні залишатися неактивними перед настанням синхроімпульсу, так що дані надійно фіксуватимуться синхроімпульсом. Час відновлення для асинхронних входів set або reset таким чином є подібним до часу установки входу даних.
Час видалення це мінімальна кількість часу при якому асинхронні входи set або reset повинні залишатися неактивними після настання синхроімпульсу, так що дані можуть надійно фіксуватися синхроімпульсом. Час видалення для асинхронних входів set або reset є подібним до часу утримання входу даних.
Короткі імпульси, які застосовуються до асинхронних входів (set, reset) не повинні повністю застосовуватися в межах періоду відновлення-видалення, інакше стан тригеру стає цілком невизначеним, чи відбудеться перехід тригеру у відповідний стан. У іншому випадку, якщо асинхронний сигнал зробить один перехід стану так що він припаде на період між часом відновлення/видалення, зрештою тригер перейде до відповідного стану, але може відбутися коротко тривалий збій на виході, в залежності від вхідного синхронного сигналу. Друга ситуація може бути не мати значної важливості при розробці схеми.
Сигнали Set і Reset (а також інші) можуть бути або синхронними або асинхронними і тому вони характеризуються або часом Установки/утримання або Відновлення/видалення, а синхронність дуже залежить від реалізації тригера.
Різниця між часом Встановлення/утримання і Відновленням/видаленням часто є важливою при визначенні таймінгу великих схем, оскільки асинхронні сигнали можуть виявитися менш критичними ніж синхронні. Розрізнення цих двох понять дає можливість розробнику визначити умови верифікації для цих типів сигналів незалежно один від одного.
Метастабільність
Тригери є причиною проблеми, що називається метастабільність, яка може статися коли два входи, такі як вхід даних і синхроімпульс або синхроімпульс і reset, змінюються в приблизно один і той самий момент часу. Коли порядок не є чітко визначеним, в рамках прийнятних обмежень по таймінгу, в результаті вихід може мати непередбачувану поведінку, так що встановлення стану із одного в інший займатиме більше часу, або навіть відбуватиметься коливання значень декілька раз перш ніж вони встановляться. Теоретично, час встановлення може бути необмежений. В комп'ютерних системах, така поведінка метастабільності може призвести до пошкодження даних або до аварійного завершення програми, якщо стан не буде стійким, перед тим як інша частина кола використає це значення; зокрема, якщо два різних логічних розгалуження використовують один і той самий вихід тригера, одна частина може інтерпретувати його як 0, в той час як інша як 1, коли значення не знаходиться в стабільному стані, що приводить до виникнення невідповідного стану.
Метастабільності тригерів можна уникнути, якщо бути певними, що входи даних і керування залишатимуться валідними і постійними у задані періоди до і після синхроімпульсу, що називаються часом встановлення (tsu) і часом утримання (th) відповідно. Ці інтервали визначаються у характеристиках пристрою, і як правило становлять від декількох наносекунд до декількох сотень пікосекунд. В залежності від внутрішньої організації тригера, можливо побудувати такий пристрій, що матиме нульовий (або негативний) час встановлення або утримання, але не обидва одночасно.
На-жаль, не завжди можна виконати критерій установки і утримання, оскільки тригер може приймати на вхід сигнали реального часу, які можуть змінитися у будь-який момент, і які не є під контролем розробника. В такому випадку, найкраще, що може зробити розробник це зменшити імовірність помилки до певного рівня, в залежності від вимог щодо надійності даного кола. Одним із способів зменшення метастабільності, є підключення двох або більшої кількості тригерів послідовно у ланцюг, так що вихід кожного з них подається на вхід наступного, а всі пристрої мають спільний синхроімпульс. За допомогою цього методу, імовірність може зменшуватися до дуже малого значення, але не до нуля. Імовірність виникнення метастабільності стає ближчою до нуля, якщо кількість тригерів у ланцюзі збільшується.
Див. також
Примітки
- http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER [ 12 жовтня 2009 у Wayback Machine.] RS-триггер.
- http://it.fitib.altstu.ru/neud/shemotechnika/index.php?doc=teor&st=124 [ 6 січня 2014 у Wayback Machine.] Схемотехника. ТЕМА 11. Триггерные схемы. Бистабильна ячейка. Схема устранения дребезга контактов. Асинхронные и синхронные триггеры. Однотактные и двухтактные триггеры. 11.1. Асинхронные RS-триггеры. 11.1.1. RS — триггер на двух элементах «2И-НЕ».
- http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER [ 12 жовтня 2009 у Wayback Machine.] D-триггер.
- http://dfe3300.karelia.ru/koi/posob/log_basis/triger1.htmlЛогические основы ЭВМ. D-Триггер [ 1 лютого 2009 у Wayback Machine.]
- http://cxem.net/beginner/beginner15.php [ 30 квітня 2013 у Wayback Machine.] Триггеры. Тактируемый D-триггер
- http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#TTRIGGER [ 12 жовтня 2009 у Wayback Machine.] Т-триггер
- http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER [ 12 жовтня 2009 у Wayback Machine.] JK-триггер
- http://dfe3300.karelia.ru/koi/posob/log_basis/triger3.html [ 4 червня 2009 у Wayback Machine.] Логические основы ЭВМ. JK-триггер
- . Архів оригіналу за 7 березня 2012. Процитовано 13 червня 2013.
- Harris, S; Harris, D (2016). Digital Design and Computer Architecture - ARM Edition,. Morgan Kaufmann, Waltham, MA. ISBN .
- Chaney, Thomas J.; (April 1973). Anomalous Behavior of Synchronizer and Arbiter Circuits. IEEE Transactions on Computers. C-22 (4): 421—422. doi:10.1109/T-C.1973.223730. ISSN 0018-9340.
Література
- Григорович В. Г. Технології роботи з клієнт-серверними базами даних (практичний курс) : навчально-методичний посібник для студентів спеціальності "Комп'ютерна інженерія" / Григорович Віктор Геннадійович; Ольшевський Сергій Валентинович. - Одеса : Видавничий дім "Гельветика", 2021. - 327 с. - ISBN: 978-966-992-651-7.
- Радіотехніка : енциклопедичний навчальний довідник: близько 2 500 статей, 4000 термінів / за ред. Ю. Л. Мазора, Є. А. Мачуського, В. І. Правди. - Київ : Вища школа, 1999. - 838 с. : іл. - ISBN: 5-11-004718-9.
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
U Vikipediyi ye statti pro inshi znachennya cogo termina Triger znachennya Tri ger angl trigger flip flop elektronna logichna shema yaka maye dva stijki stani v yakih mozhe perebuvati doki ne zminyatsya vidpovidnim chinom signali keruvannya Naprugi i strumi na vihodi trigera mozhut zminyuvatisya stribkopodibno Triger ce multivibrator iz dvoma stabilnimi stanami R1 R2 1 kW R3 R4 10 kWZagalnij opisV arifmetichnih i logichnih pristroyah dlya zberezhennya informaciyi najchastishe vikoristovuyut trigeri pristroyi z dvoma stijkimi stanami po vihodu yaki mistyat elementarnu zapam yatovuvalnu komirku bistabilna shema BS i shemu keruvannya SK Shema keruvannya peretvoryuye informaciyu yaka nadhodit na kombinaciyu signaliv sho diyut bezposeredno na vhodi elementarnoyi zapam yatovuvalnoyi komirki Dlya zabezpechennya nadijnogo peremikannya v tochkah A dlya deyakih trigeriv potribni kola zatrimki Z ciyeyu metoyu mozhut vikoristovuvatisya zapam yatovuvalni elementi na osnovi BS togo zh tipu sho vzhe ye u trigeri Shemu takogo trigera nazivayut shemoyu tipu M S master slave oskilki stan odniyeyi BS yaku nazivayut vedenoyu povtoryuye stan dodatkovoyi BS yaku nazivayut veduchoyu Trigeri shiroko vikoristovuyutsya dlya formuvannya impulsiv u generatorah odinichnih signaliv dlya pobudovi podilnikiv chastoti lichilnikiv pererahunkovih pristroyiv registriv sumatoriv u pristroyah keruvannya tosho U bilshosti serij integralnih elementiv mistyatsya trigeri riznih tipiv u tomu chisli universalni Klasifikaciya trigeriv za sposobom organizaciyi logichnih zv yazkiv rozriznyayut trigeri z zapuskom RS trigeri z lichilnim vhodom T trigeri trigeri zatrimki D trigeri universalni JK trigeri kombinovani napriklad RST JKRS DRS trigeri za sposobom zapisu informaciyi trigeri podilyayut na nesinhronizovani asinhronni netaktovi i sinhronizovani taktovi za kilkistyu informacijnih vhodiv trigeri mozhut buti z odnim dvoma ta bagatma vhodami za vidom vihidnih signaliv trigeri podilyayutsya na statichni i dinamichni Statichni trigeri trigeri v yakih vihidni signali v stijkih stanah zalishayutsya nezminnimi v chasi Dinamichni trigeri trigeri v yakih vihidni signali v stijkih stanah zminyuyutsya v chasi za sposobom zapam yatovuvannya informaciyi trigeri mozhut buti z logichnoyu i fizichnoyu organizaciyeyu pam yati Pershi vikonuyut na logichnih elementah I ABO NI I NI ABO NI I ABO NI i t d a drugi ye elementami zapam yatovuvalnih pristroyiv u yakih vikoristovuyut nelinijni vlastivosti materialiv abo nelinijni volt amperni harakteristiki komponentiv Tipi trigerivRS trigeri Dokladnishe RS triger RS triger asinhronnij S R Q t Q t Q t 1 Q t 1 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 1 ne viznacheno ne viznacheno 1 1 1 0 ne viznacheno ne viznacheno Asinhronnij RS triger z inversnimi vhodami RS triger abo SR triger triger yakij zberigaye svij poperednij stan pri nulovih vhodah ta zminyuye svij vihidnij stan pri podachi na odin z jogo vhodiv odinici Pri podachi odinici na vhid S vid angl Set vstanoviti vihidnij stan staye rivnim logichnoyi odinici A pri podachi odinici na vhid R vid angl Reset skinuti vihidnij stan staye rivnim logichnomu nulyu Stan pri yakomu na obidva vhodi R i Sodnochasno podani logichni odinici v najprostishih realizaciyah ye zaboronenim oskilki vvodit shemu v rezhim generaciyi v skladnishih realizaciyah RS triger perehodit v tretij stan QQ 00 Odnochasne znyattya dvoh 1 praktichno nemozhlive Pri znyatti odniyeyi z 1 RS triger perehodit v stan sho viznachayetsya drugoyu 1 Takim chinom RS triger maye tri stani z yakih dva stijkih pri znyatti signaliv keruvannya RS triger zalishayetsya u vstanovlenomu stani i odne nestijke pri znyatti signaliv keruvannya RS triger ne zalishayetsya u vstanovlenomu stani a perehodit v odin z dvoh stijkih staniv RS triger vikoristovuyetsya dlya stvorennya signalu z pozitivnim ta negativnim frontami okremo kerovanimi za dopomogoyu strobiv roznesenih v chasi Takozh RS trigeri chasto vikoristovuyutsya dlya zapobigannya tak zvanogo yavisha bryazkotu kontaktiv RS trigeri inodi nazivayut RS fiksasatorami Umovne grafichne poznachennya asinhronnogo RS trigera Logichna shema asinhronnogo RS trigera na elementah 2I NE Graf perehodiv asinhronnogo RS trigera Karta Karno asinhronnogo RS trigera Asinhronnij RS triger na logichnih elementah 2ABO NE RS triger sinhronnij C S R Q t Q t 1 0 x x 0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 ne viznacheno 1 1 1 1 ne viznacheno Shema sinhronnogo RS trigera zbigayetsya zi shemoyu odnostupinchastogo parafaznogo dvofaznogo D trigera ale ne navpaki oskilki v parafaznogo dvofaznomu D trigeri ne vikoristovuyutsya kombinaciyi S 0 R 0 i S 1 R 1 Algoritm funkcionuvannya sinhronnogo RS trigera mozhna predstaviti formuloyu Q t 1 R Q t S x S R displaystyle Q t 1 overline R cdot left Q t S right x cdot S cdot R de x neviznachenij stan Umovne grafichne poznachennya sinhronnogo RS trigera Shema sinhronnogo RS trigera na elementah 2I NE Graf perehodiv sinhronnogo RS trigera Karta Karno sinhronnogo RS trigera D trigeri D trigeri takozh nazivayut trigerami zatrimki vid angl Delay D triger sinhronnij Priklad umovnogo grafichnogo poznachennya D trigera z dinamichnim sinhronnim vhodom S i z dodatkovimi asinhronnimi inversnimi vhodami S i R D Q t Q t 1 0 0 0 0 1 0 1 0 1 1 1 1 D triger D vid angl delay zatrimka abo vid angl data dani zapam yatovuye stan vhodu ta vidaye jogo na vihid D trigeri mayut yak minimum dva vhodi informacijnij D i sinhronizaciyi C Pislya prihodu aktivnogo impulsu sinhronizaciyi na vhid C D triger vidkrivayetsya Zberezhennya informaciyi v D trigerah vidbuvayetsya pislya spadu impulsu sinhronizaciyi S Oskilki informaciya na vihodi zalishayetsya nezminnoyu do prihodu chergovogo impulsu sinhronizaciyi D triger nazivayut takozh trigerom iz zapam yatovuvannyam informaciyi abo trigerom zasuvkoyu Mirkuyuchi chisto teoretichno parafaznij dvofaznij D triger mozhna utvoriti z bud yakih RS abo JK trigeriv yaksho na yih vhodi odnochasno podavati vzayemno inversni signali D triger perevazhno vikoristovuyetsya dlya realizaciyi zasuvki Napriklad dlya znyattya 32 bit informaciyi z paralelnoyi shini berut 32 D trigeri i ob yednuyut yih vhodi sinhronizaciyi dlya keruvannya zapisom informaciyi v zasuvku a 32 vhodi D pid yednuyut do shini U odnostupinchatih D trigerah pid chas prozorosti vsi zmini informaciyi na vhodi D peredayutsya na vihid Q Tam de ce nebazhano potribno zastosovuvati dvostupenevi dvotaktni Master Slave MS D trigeri Umovne grafichne poznachennya D trigera iz statichnim vhodom sinhronizaciyi C D triger dvostupinchastij U odnostupinchastomu trigeri ye odna shabel zapam yatovuvannya informaciyi a v dvostupinchastomu dvi taki shabli Spochatku informaciya zapisuyetsya v pershu shodinku a vzhe potim perepisuyetsya u drugu ta z yavlyayetsya na vihodi Dvostupinchastij triger poznachayut TT Dvostupenevij D triger nazivayut trigerom z dinamichnim keruvannyam Zagalna shema dvostupinchastogo trigera T trigeri T triger vid angl Toggle peremikach chasto nazivayut rahunkovim trigerom oskilki vin ye najprostishim lichilnikom do 2 T triger asinhronnij Asinhronnij T triger ne maye vhodu dozvolu rahunku T i pereklyuchayetsya po kozhnomu taktovomu impulsu na vhodi S Robota shemi asinhronnogo dvostupenevogo T trigera z parafaznim vhodom na dvoh parafaznih D trigerah na vosmi logichnih ventilyah 2I NE Livoruch vhodi pravoruch vihodi Sinij kolir vidpovidaye 0 chervonij 1 T triger sinhronnij T Q t Q t 1 0 0 0 0 1 1 1 0 1 1 1 0 Umovne grafichne poznachennya UDO sinhronnogo T trigera z dinamichnim vhodom sinhronizaciyi S na shemah Sinhronnij T triger pri odinici na vhodi T po kozhnomu taktu na vhodi C zminyuye svij logichnij stan na protilezhnij i ne zminyuye vihidnij stan pri nuli na vhodi T T triger mozhna pobuduvati na JK trigeri na dvostupinchatomu Master Slave MS D trigeri i na dvoh odnostupinchatih D trigerah ta invertori Yak mozhna bachiti v tablici istinnosti JK trigera vin perehodit v inversnij stan shorazu pri odnochasnij podachi na vhodi J i K logichnoyi 1 Cya vlastivist dozvolyaye stvoriti na bazi JK trigera T triger ob yednuyuchi vhodi J i K U dvostupinchatomu Master Slave MS D trigeri inversnij vihid Q z yednuyetsya z vhodom D a na vhid C podayutsya lichilni impulsi Vnaslidok cogo triger pri kozhnomu rahunkovomu impulsi zapam yatovuye znachennya Q tobto bude peremikatisya v protilezhnij stan T triger chasto zastosovuyut dlya ponizhennya chastoti v 2 razi pri comu na T vhid podayut odinicyu a na S signal z chastotoyu yaka bude podilena na 2 JK triger JK triger z dodatkovimi asinhronnimi inversnimi vhodami S i R J K Q t Q t 1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 JK triger pracyuye tak samo yak RS triger z odnim lishe vinyatkom pri podachi logichnoyi odinici na obidva vhodi J i K stan vihodu trigera zminyuyetsya na protilezhne Vhid J vid angl Jump stribok analogichnij vhodu S u RS trigera Vhid K vid angl Kill vbiti analogichnij vhodu R u RS trigera Pri podachi odinici na vhid J i nulya na vhid K vihidnij stan trigera staye rivnim logichnij odinici A pri podachi odinici na vhid K i nulya na vhid J vihidna stan trigera staye rivnim logichnomu nulyu JK triger na vidminnu vid RS trigera ne maye zaboronenih staniv na osnovnih vhodah prote ce niyak ne dopomagaye pri porushenni pravil rozrobki logichnih shem Na praktici zastosovuyutsya lishe sinhronni JK trigeri tobto stanu osnovnih vhodiv J i K vrahovuyutsya lishe v moment taktuvannya napriklad po pozitivnomu impulsu na vhodi sinhronizaciyi Na bazi JK trigera mozhlivo pobuduvati D triger abo T triger Yak mozhna bachiti v tablici istinnosti JK trigera vin perehodit v inversnij stan shorazu pri odnochasnij podachi na vhodi J i K logichnoyi 1 Cya vlastivist dozvolyaye stvoriti na bazi JK trigera T triger ob yednavshi vhodi J i K Algoritm funkcionuvannya JK trigera mozhna predstaviti formuloyu Q t 1 Q t J Q t K displaystyle Q t 1 overline Q t cdot J Q t cdot overline K Umovne grafichne poznachennya JK trigera zi statichnim vhodom Z Graf perehodiv JK trigera Karta Karno JK trigeraOsoblivosti tajminguParametri tajmingu Vhid trigera maye utrimuvatisya v stalomu znachenni na period chasu dovkola zrostayuchogo frontu sinhroimpulsu cej period vidomij yak apertura Uyavimo sho nam neobhidno zrobiti foto zhabi sho sidit na listku liliyi Dopustimo potim zhaba stribaye u vodu Yaksho vi zrobite znimok v toj moment koli vona stribaye u vodu vi matimete rozmite zobrazhennya zhabi sho stribaye chitko ne yasno v yakomu stani znahoditsya zhaba Ale yaksho vi zrobite foto doki zhaba sidit spokijno na listku abo koli vona vzhe znahoditsya spokijno u vodi vi otrimayete chitke zobrazhennya Tak samo i znachennya trigera vono povinno utrimuvatisya u stijkomu stani pid chas aperturi trigera Chas ustanovki minimalna kilkist chasu pri yakomu vhidnij signal povinen utrimuvatisya u stijkomu stani pered nastannyam sinhroimpulsu tak shob dani mogli b nadijno zafiksovani impulsom Chas utrimannya minimalna kilkist chasu pri yakomu vhidnij signal povinen utrimuvatisya u stijkomu stani pislya nastannya sinhroimpulsu tak sho dani nadijno fiksuvatimutsya impulsom Apertura suma chasu ustanovki i chasu utrimannya Vhid danih povinen utrimuvatisya u stijkomu stani ves cej period chasu Chas vidnovlennya ce minimalna kilkist chasu koli asinhronni vhodi set abo reset povinni zalishatisya neaktivnimi pered nastannyam sinhroimpulsu tak sho dani nadijno fiksuvatimutsya sinhroimpulsom Chas vidnovlennya dlya asinhronnih vhodiv set abo reset takim chinom ye podibnim do chasu ustanovki vhodu danih Chas vidalennya ce minimalna kilkist chasu pri yakomu asinhronni vhodi set abo reset povinni zalishatisya neaktivnimi pislya nastannya sinhroimpulsu tak sho dani mozhut nadijno fiksuvatisya sinhroimpulsom Chas vidalennya dlya asinhronnih vhodiv set abo reset ye podibnim do chasu utrimannya vhodu danih Korotki impulsi yaki zastosovuyutsya do asinhronnih vhodiv set reset ne povinni povnistyu zastosovuvatisya v mezhah periodu vidnovlennya vidalennya inakshe stan trigeru staye cilkom neviznachenim chi vidbudetsya perehid trigeru u vidpovidnij stan U inshomu vipadku yaksho asinhronnij signal zrobit odin perehid stanu tak sho vin pripade na period mizh chasom vidnovlennya vidalennya zreshtoyu triger perejde do vidpovidnogo stanu ale mozhe vidbutisya korotko trivalij zbij na vihodi v zalezhnosti vid vhidnogo sinhronnogo signalu Druga situaciya mozhe buti ne mati znachnoyi vazhlivosti pri rozrobci shemi Signali Set i Reset a takozh inshi mozhut buti abo sinhronnimi abo asinhronnimi i tomu voni harakterizuyutsya abo chasom Ustanovki utrimannya abo Vidnovlennya vidalennya a sinhronnist duzhe zalezhit vid realizaciyi trigera Riznicya mizh chasom Vstanovlennya utrimannya i Vidnovlennyam vidalennyam chasto ye vazhlivoyu pri viznachenni tajmingu velikih shem oskilki asinhronni signali mozhut viyavitisya mensh kritichnimi nizh sinhronni Rozriznennya cih dvoh ponyat daye mozhlivist rozrobniku viznachiti umovi verifikaciyi dlya cih tipiv signaliv nezalezhno odin vid odnogo Metastabilnist Dokladnishe Metastabilnist elektronika Trigeri ye prichinoyu problemi sho nazivayetsya metastabilnist yaka mozhe statisya koli dva vhodi taki yak vhid danih i sinhroimpuls abo sinhroimpuls i reset zminyuyutsya v priblizno odin i toj samij moment chasu Koli poryadok ne ye chitko viznachenim v ramkah prijnyatnih obmezhen po tajmingu v rezultati vihid mozhe mati neperedbachuvanu povedinku tak sho vstanovlennya stanu iz odnogo v inshij zajmatime bilshe chasu abo navit vidbuvatimetsya kolivannya znachen dekilka raz persh nizh voni vstanovlyatsya Teoretichno chas vstanovlennya mozhe buti neobmezhenij V komp yuternih sistemah taka povedinka metastabilnosti mozhe prizvesti do poshkodzhennya danih abo do avarijnogo zavershennya programi yaksho stan ne bude stijkim pered tim yak insha chastina kola vikoristaye ce znachennya zokrema yaksho dva riznih logichnih rozgaluzhennya vikoristovuyut odin i toj samij vihid trigera odna chastina mozhe interpretuvati jogo yak 0 v toj chas yak insha yak 1 koli znachennya ne znahoditsya v stabilnomu stani sho privodit do viniknennya nevidpovidnogo stanu Metastabilnosti trigeriv mozhna uniknuti yaksho buti pevnimi sho vhodi danih i keruvannya zalishatimutsya validnimi i postijnimi u zadani periodi do i pislya sinhroimpulsu sho nazivayutsya chasom vstanovlennya tsu i chasom utrimannya th vidpovidno Ci intervali viznachayutsya u harakteristikah pristroyu i yak pravilo stanovlyat vid dekilkoh nanosekund do dekilkoh soten pikosekund V zalezhnosti vid vnutrishnoyi organizaciyi trigera mozhlivo pobuduvati takij pristrij sho matime nulovij abo negativnij chas vstanovlennya abo utrimannya ale ne obidva odnochasno Na zhal ne zavzhdi mozhna vikonati kriterij ustanovki i utrimannya oskilki triger mozhe prijmati na vhid signali realnogo chasu yaki mozhut zminitisya u bud yakij moment i yaki ne ye pid kontrolem rozrobnika V takomu vipadku najkrashe sho mozhe zrobiti rozrobnik ce zmenshiti imovirnist pomilki do pevnogo rivnya v zalezhnosti vid vimog shodo nadijnosti danogo kola Odnim iz sposobiv zmenshennya metastabilnosti ye pidklyuchennya dvoh abo bilshoyi kilkosti trigeriv poslidovno u lancyug tak sho vihid kozhnogo z nih podayetsya na vhid nastupnogo a vsi pristroyi mayut spilnij sinhroimpuls Za dopomogoyu cogo metodu imovirnist mozhe zmenshuvatisya do duzhe malogo znachennya ale ne do nulya Imovirnist viniknennya metastabilnosti staye blizhchoyu do nulya yaksho kilkist trigeriv u lancyuzi zbilshuyetsya Div takozhTriger Shmitta TrigatronPrimitkihttp dssp karelia ru ivash ims t10 TEMA4 HTM DTRIGGER 12 zhovtnya 2009 u Wayback Machine RS trigger http it fitib altstu ru neud shemotechnika index php doc teor amp st 124 6 sichnya 2014 u Wayback Machine Shemotehnika TEMA 11 Triggernye shemy Bistabilna yachejka Shema ustraneniya drebezga kontaktov Asinhronnye i sinhronnye triggery Odnotaktnye i dvuhtaktnye triggery 11 1 Asinhronnye RS triggery 11 1 1 RS trigger na dvuh elementah 2I NE http dssp karelia ru ivash ims t10 TEMA4 HTM DTRIGGER 12 zhovtnya 2009 u Wayback Machine D trigger http dfe3300 karelia ru koi posob log basis triger1 htmlLogicheskie osnovy EVM D Trigger 1 lyutogo 2009 u Wayback Machine http cxem net beginner beginner15 php 30 kvitnya 2013 u Wayback Machine Triggery Taktiruemyj D trigger http dssp karelia ru ivash ims t10 TEMA4 HTM TTRIGGER 12 zhovtnya 2009 u Wayback Machine T trigger http dssp karelia ru ivash ims t10 TEMA4 HTM DTRIGGER 12 zhovtnya 2009 u Wayback Machine JK trigger http dfe3300 karelia ru koi posob log basis triger3 html 4 chervnya 2009 u Wayback Machine Logicheskie osnovy EVM JK trigger Arhiv originalu za 7 bereznya 2012 Procitovano 13 chervnya 2013 Harris S Harris D 2016 Digital Design and Computer Architecture ARM Edition Morgan Kaufmann Waltham MA ISBN 978 0 12 800056 4 Chaney Thomas J April 1973 Anomalous Behavior of Synchronizer and Arbiter Circuits IEEE Transactions on Computers C 22 4 421 422 doi 10 1109 T C 1973 223730 ISSN 0018 9340 LiteraturaGrigorovich V G Tehnologiyi roboti z kliyent servernimi bazami danih praktichnij kurs navchalno metodichnij posibnik dlya studentiv specialnosti Komp yuterna inzheneriya Grigorovich Viktor Gennadijovich Olshevskij Sergij Valentinovich Odesa Vidavnichij dim Gelvetika 2021 327 s ISBN 978 966 992 651 7 Radiotehnika enciklopedichnij navchalnij dovidnik blizko 2 500 statej 4000 terminiv za red Yu L Mazora Ye A Machuskogo V I Pravdi Kiyiv Visha shkola 1999 838 s il ISBN 5 11 004718 9