Ця стаття може бути [en] для читачів. (жовтень 2012) |
Ця стаття потребує додаткових для поліпшення її . (січень 2014) |
У галузях цифрової електроніки й апаратного забезпечення багатоканальна архітектура пам'яті — технологія, що збільшує швидкість передавання даних між пам'яттю DRAM і контролером пам'яті шляхом додавання більшої кількості каналів комунікації між ними. Теоретично це помножує швидкість передавання даних на точну кількість наявних каналів. Двоканальна пам'ять використовує два канали. Техніка сходить до 1960-тих, коли використовувалася в (IBM System/360 Model 91) й у CDC 6600.
Сучасні висококласні процесори на кшталт серій Intel i7 Extreme й AMD Ryzen Threadripper, а також різні Xeon підтримують чотириканальну пам'ять. У березні 2010 року AMD випустила Socket G34 і процесори серії Magny-Cours Opteron 6100 з підтримкою чотириканальної пам'яті. 2006 року Intel випустила чипсети, що підтримують чотириканальну пам'ять, для своєї платформи LGA 771, а 2011 року і для платформи LGA 2011. Було розроблено мікрокомп'ютерні чипсети з навіть більшою кількістю каналів; наприклад, чипсет у [en] 600 (1995) підтримує восьмиканальну пам'ять, але [en] машини обмежує оперування до чотирьох каналів.
Двоканальна архітектура
Контролери пам'яті з двоканальною підтримкою в системній архітектурі ПК використовують два 64-розрядні канали даних. Двоканальність не слід плутати з [en] (DDR), в якій обмін даними відбувається двічі на такт DRAM. Дві технології не залежать одна від одної, і багато материнських плат використовують обидві за допомогою пам'яті DDR у двоканальній конфігурації.
Оперування
Двоканальна архітектура вимагає здатну до двоканальності материнську плату та два чи більше модулі пам'яті DDR, DDR2, DDR3, DDR4 або DDR5. Модулі пам'яті встановлюються у відповідні банки, які зазвичай кодовані кольором на материнській платі. Ці окремі канали дозволяють контролеру пам'яті мати доступ до кожного модулю пам'яті. Ідентичні модулі пам'яті не вимагаються, але часто рекомендуються для найкращого двоканального функціювання.
Материнські плати, що підтримують двоканальну схему розподілу пам'яті, як правило, мають кодовані кольором роз'єми DIMM. Схеми забарвлення нестандартизовані та мають супротивні значення залежно від намірів виробника материнської плати та її фактичного дизайну. Відповідні кольори можуть або вказувати, що роз'єми відносяться до одного каналу (це означає, що пари DIMM повинні встановлюватися у різнокольорові роз'єми), або вони можуть використовуватися для позначення того, що пари DIMM повинні встановлюватися до однокольорових (це означає, що кожен роз'єм одного кольору відноситься до іншого каналу). Керівництво материнської плати забезпечує пояснення того, як встановлювати пам'ять для цієї конкретної одиниці. Відповідна пара модулів пам'яті зазвичай може розміщуватися у першому банку кожного каналу, а пари модулів різної ємності у другому банку.
Модулі з різними швидкостями передавання даних можуть працювати у двоканальному режимі, хоча тоді на материнській платі всі модулі пам'яті працюватимуть на швидкості найповільнішого модулю. Деякі материнські плати, проте, мають проблеми сумісності з певними брендами чи моделями пам'яті, коли намагаються використовувати їх у двоканальному режимі. З цієї причини загалом рекомендується використовувати ідентичні пари модулів пам'яті, саме тому більшість виробників пам'яті наразі продають «комплекти» відповідних пар DIMM. Деякі виробники материнських плат підтримують лише конфігурації, де використовується «відповідна пара» модулів. Відповідна пара повинна відповідати в:
- Ємності (наприклад, 1024 МБ). Певні чипсети Intel підтримують чипи різної ємності у тому, що вони називають Flex Mode: ємність, що може відповідати, працює в двох каналах, тоді як решта працює в одному каналі.
- Швидкість (наприклад, PC5300). Якщо швидкість не однакова, використовуватиметься нижня швидкість двох модулів. Аналогічно, використовуватиметься вища латентність двох модулів.
- Однакова латентність CAS (CL) або строб-адреса колонки.
- Кількість чипів і боків (наприклад, два боки з чотирма чипами на кожному боці).
- Відповідний розмір рядків і колонок.
Двоканальна архітектура — технологія, реалізована у материнських платах їх виробниками та не застосовна до модулів пам'яті. Теоретично, будь-яка відповідна пара модулів пам'яті може використовуватися в одно- чи двоканальному функціюванні, наданому материнською платою, що підтримує цю архітектуру.
Продуктивність
Теоретично, двоканальні конфігурації подвоюють пропускну здатність пам'яті порівняно з одноканальними. Це не слід плутати з [en] (DDR) пам'яті, який подвоює використання шини DRAM передаванням даних на висхідні та спадні краї тактових сигналів шини пам'яті.
[en] знайшов малозначущу відмінність між одно- та двоканальними конфігураціями у синтетичних й ігрових тестах продуктивності (використовуючи «сучасне (2007)» налаштування системи). У його тестах двоканальність дала у кращому випадку 5 % збільшення швидкості в завданнях із інтенсивним використанням пам'яті. Інше порівняння Laptop logic мало наслідком схожий висновок для вбудованої графіки. Тестові результати, опубліковані Tom's Hardware, мали порівняння дискретної графіки.
Інший тест продуктивності, виконаний за допомогою [de], виміряв близько 70 % збільшення продуктивності чотириканальної конфігурації порівняно з двоканальною . Інші тести, виконані TweakTown на ту ж тему, не показали значних відмінностей у продуктивності, що призводить до висновку, що не все програмне забезпечення тестів продуктивності відповідає завданню експлуатування підвищеного паралелізму, пропонованого багатоканальними конфігураціями пам'яті .
Спарена проти неспареної
Двоканальність спочатку задумувалася як спосіб максимізувати пропускну здатність пам'яті сполученням двох 64-розрядних шин у єдину 128-розрядну[ багатонитевості з багатоядерними процесорами.
][]. Це ретроспективно називається «спареним» режимом. Однак, через тьмяні посилення продуктивності у застосунках споживача сучасніші реалізації двоканальності за замовчуванням використовують «неспарений» режим, який підтримує дві 64-розрядні шини пам'яті, але дозволяє незалежний доступ до кожного каналу на підтримкуВідмінність «спареної» та «неспареної» також можна уявити як аналогію зі способом роботи [en] порівняно з JBOD. RAID 0 (аналогічний «спареному» режиму), у кращому випадку є додатковим логічним шаром для надання ліпшого (в ідеалі парного) використання всіх доступних апаратних одиниць (пристроїв зберігання чи модулів пам'яті) та підвищення загальної продуктивності. З іншого боку, JBOD (аналогічний «неспареному» режиму) спирається на статистичне використання шаблонів для забезпечення збільшеної загальної продуктивності через навіть використання всіх доступних апаратних одиниць.
Триканальна архітектура
Оперування
DDR3 триканальна архітектура використовується в серії Intel Core i7-900 (серія Intel Core i7-800 підтримує лише до двоканальної). Платформа LGA 1366 (наприклад, Intel X58) підтримує триканальність DDR3, як правило, 1333 і 1600 МГц, але може працювати на вищих тактових частотах на певних материнських платах. Процесори AMD Socket AM3 не використовують триканальну архітектуру DDR3, але натомість використовують двоканальну пам'ять DDR3. Те саме стосується серій Intel Core i3, Core i5 та Core i7-800, які використовуються на платформах LGA 1156 (наприклад, [en]). Згідно з Intel, Core i7 з DDR3, функціюючи на 1066 МГц, пропонуватиме пікові швидкості передавання даних 25,6 ГБ / с, коли функціює у триканальному [en] режимі. Це, заявляє Intel, призводить до швидшої продуктивності системи, а також вищої продуктивності на Ватт.
При оперуванні у триканальному режимі [en] знижується через перемежування, що означає те, що доступ до кожного модулю здійснюється послідовно для менших бітів даних, а не повністю заповнюючи один модуль перед доступом до наступного. Дані поширюються серед модулів альтернативним шаблоном, потенційно потроюючи доступну пропускну здатність пам'яті для тієї ж кількості даних, на відміну від зберігання їх усіх на одному модулі.
Архітектура може використовуватися, лише коли всі три, чи множник трьох, модулі пам'яті ідентичні за ємністю та швидкістю, й розміщені у триканальних гніздах. Коли два модулі пам'яті встановлено, архітектура функціюватиме в режимі двоканальної архітектури.
Підтримувані процесори
Intel Core i7:
| Intel Xeon:
|
Чотириканальна архітектура
Оперування
Чотириканальна DDR4 замінила DDR3 на платформі [en] LGA 2011, і також використовується у платформі AMD Threadripper. DDR3 чотириканальна архітектура використовується у платформах AMD G34 й [en] LGA 2011. Процесори AMD для платформи [en] та процесори Intel для платформи LGA 1155 (наприклад, Intel Z68) натомість використовують двоканальну пам'ять DDR3.
Архітектура може використовуватися, лише коли всі чотири модулі пам'яті (чи множник чотирьох) ідентичні за ємністю та швидкістю, й розміщені у чотириканальних гніздах. Коли встановлено лише два модулі пам'яті, система функціонуватиме у двоканальному режимі; а коли три — у триканальному.
Підтримувані процесори
AMD Threadripper:
AMD Opteron:
| Intel Core:
| Intel Xeon:
|
Шестиканальна архітектура
Підтримується серверними процесорами [en] та процесорами Intel Xeon Scalable.
Восьмиканальна архітектура
Підтримується серверними процесорами AMD Epyc і [en].
Див. також
- [en]
- [en]
Примітки
- Jacob, Bruce; Ng, Spencer; Wang, David (2007). Memory systems: cache, DRAM, disk. Morgan Kaufmann. с. 318. ISBN .
- (PDF). AMD. Архів оригіналу (PDF) за 12 травня 2012. Процитовано 15 жовтня 2012.
- , Intel, архів оригіналу за 19 січня 2013, процитовано 24 березня 2019
- , Tech power up, архів оригіналу за 3 грудня 2015, процитовано 24 березня 2019
- Zurawski, John H.; Murray, John E.; Lemmon, Paul J., , HP, т. 7, № 1, архів оригіналу за 25 лютого 2021, процитовано 24 березня 2019
- (PDF) (вид. Rev. 1.0). Infineon Technologies North America and Kingston Technology. вересень 2003. Архів оригіналу (PDF, 1021 кБ) за 29 вересня 2011. Процитовано 6 вересня 2007.
- Part 2: RAM and HDD, Parallel Processing, Tom's Hardware
- , Laptop logic, архів оригіналу за 31 січня 2010, процитовано 24 березня 2019
- Baker, Shawn (16 листопада 2011). . . Архів оригіналу за 3 грудня 2013. Процитовано 30 листопада 2013.
- . ixbtlabs.com. 16 серпня 2008. Архів оригіналу за 9 січня 2014. Процитовано 9 січня 2014.
- Danti, Gionatan (17 червня 2010). . ilsistemista.net. Архів оригіналу за 9 січня 2014. Процитовано 9 січня 2014.
- (PDF). amd.com. 11 січня 2013. с. 107—108. Архів оригіналу (PDF) за 9 серпня 2017. Процитовано 9 січня 2014.
When the DCTs are in ganged mode, as specified by [The DRAM Controller Select Low Register] F2x110 [DctGangEn], then each logical DIMM is two channels wide. Each physical DIMM of a 2-channel logical DIMM is required to be the same size and use the same timing parameters. Both DCTs must be programmed with the same information (see 2.8.1 [DCT Configuration Registers]). When the DCTs are in unganged mode, a logical DIMM is equivalent to a 64-bit physical DIMM and each channel is controlled by a different DCT. Typical systems are recommended to run in unganged mode to benefit from the additional parallelism generated by using the DCTs independently. See 2.12.2 [DRAM Considerations for ECC] for DRAM ECC implications of ganged and unganged mode. Ganged mode is not supported for S1g3, S1g4, ASB2, and G34 processors.
- Rouse, Margaret (вересень 2005). . SearchStorage.TechTarget.com. Архів оригіналу за 6 січня 2014. Процитовано 9 січня 2014.
- (PDF), Intel, архів оригіналу (PDF) за 13 травня 2019, процитовано 24 березня 2019
- , Intel, архів оригіналу за 8 березня 2009, процитовано 24 березня 2019
- Core i7 Family Product Comparison. Intel. Memory Specifications: # of Memory Channels.
- Xeon Family Product Comparison. Intel. Memory Specifications: # of Memory Channels.
- . Архів оригіналу за 24 березня 2019. Процитовано 24 березня 2019.
…with 16 cores and 32 threads with support for quad-channel DDR4 memory…
- (PDF). Архів оригіналу (PDF) за 19 листопада 2012. Процитовано 15 жовтня 2012.
- (PDF). Архів оригіналу (PDF) за 23 січня 2013. Процитовано 11 грудня 2013.
- Kennedy, Patrick (23 серпня 2017). . Serve The Home. Архів оригіналу за 12 вересня 2017. Процитовано 14 листопада 2017.
- . Архів оригіналу за 24 березня 2019. Процитовано 24 березня 2019.
{{}}
: Обслуговування CS1: Сторінки з текстом «archived copy» як значення параметру title () - Cutress, Ian (7 березня 2017). . Anandtech. Архів оригіналу за 11 вересня 2017. Процитовано 7 березня 2017.
- Kennedy, Patrick (9 листопада 2017). . Serve the Home. Архів оригіналу за 15 листопада 2017. Процитовано 14 листопада 2017.
Посилання
- Single, dual, triple and flex memory modes, , Intel, архів оригіналу за 2 грудня 2015, процитовано 24 березня 2019
- Everything You Need to Know About the Dual-, Triple-, and Quad-Channel Memory Architectures [ 24 березня 2019 у Wayback Machine.], листопад 2011, Hardware Secrets
- http://www.supermicro.com/support/resources/memory/X9_DP_memory_config.pdf [ 24 листопада 2019 у Wayback Machine.], січень 2014, Super Micro Computer, Inc.
- , травень 2012, AMD (архівовано)
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
Cya stattya mozhe buti en dlya chitachiv Bud laska dopomozhit en Mozhlivo mistit zauvazhennya shodo potribnih zmin zhovten 2012 Cya stattya potrebuye dodatkovih posilan na dzherela dlya polipshennya yiyi perevirnosti Bud laska dopomozhit udoskonaliti cyu stattyu dodavshi posilannya na nadijni avtoritetni dzherela Zvernitsya na za poyasnennyami ta dopomozhit vipraviti nedoliki Material bez dzherel mozhe buti piddano sumnivu ta vilucheno sichen 2014 U galuzyah cifrovoyi elektroniki j aparatnogo zabezpechennya bagatokanalna arhitektura pam yati tehnologiya sho zbilshuye shvidkist peredavannya danih mizh pam yattyu DRAM i kontrolerom pam yati shlyahom dodavannya bilshoyi kilkosti kanaliv komunikaciyi mizh nimi Teoretichno ce pomnozhuye shvidkist peredavannya danih na tochnu kilkist nayavnih kanaliv Dvokanalna pam yat vikoristovuye dva kanali Tehnika shodit do 1960 tih koli vikoristovuvalasya v IBM System 360 Model 91 j u CDC 6600 Suchasni visokoklasni procesori na kshtalt serij Intel i7 Extreme j AMD Ryzen Threadripper a takozh rizni Xeon pidtrimuyut chotirikanalnu pam yat U berezni 2010 roku AMD vipustila Socket G34 i procesori seriyi Magny Cours Opteron 6100 z pidtrimkoyu chotirikanalnoyi pam yati 2006 roku Intel vipustila chipseti sho pidtrimuyut chotirikanalnu pam yat dlya svoyeyi platformi LGA 771 a 2011 roku i dlya platformi LGA 2011 Bulo rozrobleno mikrokomp yuterni chipseti z navit bilshoyu kilkistyu kanaliv napriklad chipset u en 600 1995 pidtrimuye vosmikanalnu pam yat ale en mashini obmezhuye operuvannya do chotiroh kanaliv Dvokanalna arhitekturaDvokanalni roz yemi pam yati kodovani pomaranchevim i zhovtim kolorami dlya ciyeyi konkretnoyi materinskoyi plati Kontroleri pam yati z dvokanalnoyu pidtrimkoyu v sistemnij arhitekturi PK vikoristovuyut dva 64 rozryadni kanali danih Dvokanalnist ne slid plutati z en DDR v yakij obmin danimi vidbuvayetsya dvichi na takt DRAM Dvi tehnologiyi ne zalezhat odna vid odnoyi i bagato materinskih plat vikoristovuyut obidvi za dopomogoyu pam yati DDR u dvokanalnij konfiguraciyi Operuvannya Dvokanalna arhitektura vimagaye zdatnu do dvokanalnosti materinsku platu ta dva chi bilshe moduli pam yati DDR DDR2 DDR3 DDR4 abo DDR5 Moduli pam yati vstanovlyuyutsya u vidpovidni banki yaki zazvichaj kodovani kolorom na materinskij plati Ci okremi kanali dozvolyayut kontroleru pam yati mati dostup do kozhnogo modulyu pam yati Identichni moduli pam yati ne vimagayutsya ale chasto rekomenduyutsya dlya najkrashogo dvokanalnogo funkciyuvannya Materinski plati sho pidtrimuyut dvokanalnu shemu rozpodilu pam yati yak pravilo mayut kodovani kolorom roz yemi DIMM Shemi zabarvlennya nestandartizovani ta mayut suprotivni znachennya zalezhno vid namiriv virobnika materinskoyi plati ta yiyi faktichnogo dizajnu Vidpovidni kolori mozhut abo vkazuvati sho roz yemi vidnosyatsya do odnogo kanalu ce oznachaye sho pari DIMM povinni vstanovlyuvatisya u riznokolorovi roz yemi abo voni mozhut vikoristovuvatisya dlya poznachennya togo sho pari DIMM povinni vstanovlyuvatisya do odnokolorovih ce oznachaye sho kozhen roz yem odnogo koloru vidnositsya do inshogo kanalu Kerivnictvo materinskoyi plati zabezpechuye poyasnennya togo yak vstanovlyuvati pam yat dlya ciyeyi konkretnoyi odinici Vidpovidna para moduliv pam yati zazvichaj mozhe rozmishuvatisya u pershomu banku kozhnogo kanalu a pari moduliv riznoyi yemnosti u drugomu banku Moduli z riznimi shvidkostyami peredavannya danih mozhut pracyuvati u dvokanalnomu rezhimi hocha todi na materinskij plati vsi moduli pam yati pracyuvatimut na shvidkosti najpovilnishogo modulyu Deyaki materinski plati prote mayut problemi sumisnosti z pevnimi brendami chi modelyami pam yati koli namagayutsya vikoristovuvati yih u dvokanalnomu rezhimi Z ciyeyi prichini zagalom rekomenduyetsya vikoristovuvati identichni pari moduliv pam yati same tomu bilshist virobnikiv pam yati narazi prodayut komplekti vidpovidnih par DIMM Deyaki virobniki materinskih plat pidtrimuyut lishe konfiguraciyi de vikoristovuyetsya vidpovidna para moduliv Vidpovidna para povinna vidpovidati v Yemnosti napriklad 1024 MB Pevni chipseti Intel pidtrimuyut chipi riznoyi yemnosti u tomu sho voni nazivayut Flex Mode yemnist sho mozhe vidpovidati pracyuye v dvoh kanalah todi yak reshta pracyuye v odnomu kanali Shvidkist napriklad PC5300 Yaksho shvidkist ne odnakova vikoristovuvatimetsya nizhnya shvidkist dvoh moduliv Analogichno vikoristovuvatimetsya visha latentnist dvoh moduliv Odnakova latentnist CAS CL abo strob adresa kolonki Kilkist chipiv i bokiv napriklad dva boki z chotirma chipami na kozhnomu boci Vidpovidnij rozmir ryadkiv i kolonok Dvokanalna arhitektura tehnologiya realizovana u materinskih platah yih virobnikami ta ne zastosovna do moduliv pam yati Teoretichno bud yaka vidpovidna para moduliv pam yati mozhe vikoristovuvatisya v odno chi dvokanalnomu funkciyuvanni nadanomu materinskoyu platoyu sho pidtrimuye cyu arhitekturu Produktivnist Teoretichno dvokanalni konfiguraciyi podvoyuyut propusknu zdatnist pam yati porivnyano z odnokanalnimi Ce ne slid plutati z en DDR pam yati yakij podvoyuye vikoristannya shini DRAM peredavannyam danih na vishidni ta spadni krayi taktovih signaliv shini pam yati en znajshov maloznachushu vidminnist mizh odno ta dvokanalnimi konfiguraciyami u sintetichnih j igrovih testah produktivnosti vikoristovuyuchi suchasne 2007 nalashtuvannya sistemi U jogo testah dvokanalnist dala u krashomu vipadku 5 zbilshennya shvidkosti v zavdannyah iz intensivnim vikoristannyam pam yati Inshe porivnyannya Laptop logic malo naslidkom shozhij visnovok dlya vbudovanoyi grafiki Testovi rezultati opublikovani Tom s Hardware mali porivnyannya diskretnoyi grafiki Inshij test produktivnosti vikonanij za dopomogoyu de vimiryav blizko 70 zbilshennya produktivnosti chotirikanalnoyi konfiguraciyi porivnyano z dvokanalnoyu p 5 Inshi testi vikonani TweakTown na tu zh temu ne pokazali znachnih vidminnostej u produktivnosti sho prizvodit do visnovku sho ne vse programne zabezpechennya testiv produktivnosti vidpovidaye zavdannyu ekspluatuvannya pidvishenogo paralelizmu proponovanogo bagatokanalnimi konfiguraciyami pam yati p 6 Sparena proti nesparenoyi Dvokanalnist spochatku zadumuvalasya yak sposib maksimizuvati propusknu zdatnist pam yati spoluchennyam dvoh 64 rozryadnih shin u yedinu 128 rozryadnu sumnivno dzherelo Ce retrospektivno nazivayetsya sparenim rezhimom Odnak cherez tmyani posilennya produktivnosti u zastosunkah spozhivacha suchasnishi realizaciyi dvokanalnosti za zamovchuvannyam vikoristovuyut nesparenij rezhim yakij pidtrimuye dvi 64 rozryadni shini pam yati ale dozvolyaye nezalezhnij dostup do kozhnogo kanalu na pidtrimku bagatonitevosti z bagatoyadernimi procesorami Vidminnist sparenoyi ta nesparenoyi takozh mozhna uyaviti yak analogiyu zi sposobom roboti en porivnyano z JBOD RAID 0 analogichnij sparenomu rezhimu u krashomu vipadku ye dodatkovim logichnim sharom dlya nadannya lipshogo v ideali parnogo vikoristannya vsih dostupnih aparatnih odinic pristroyiv zberigannya chi moduliv pam yati ta pidvishennya zagalnoyi produktivnosti Z inshogo boku JBOD analogichnij nesparenomu rezhimu spirayetsya na statistichne vikoristannya shabloniv dlya zabezpechennya zbilshenoyi zagalnoyi produktivnosti cherez navit vikoristannya vsih dostupnih aparatnih odinic Trikanalna arhitekturaOperuvannya DDR3 trikanalna arhitektura vikoristovuyetsya v seriyi Intel Core i7 900 seriya Intel Core i7 800 pidtrimuye lishe do dvokanalnoyi Platforma LGA 1366 napriklad Intel X58 pidtrimuye trikanalnist DDR3 yak pravilo 1333 i 1600 MGc ale mozhe pracyuvati na vishih taktovih chastotah na pevnih materinskih platah Procesori AMD Socket AM3 ne vikoristovuyut trikanalnu arhitekturu DDR3 ale natomist vikoristovuyut dvokanalnu pam yat DDR3 Te same stosuyetsya serij Intel Core i3 Core i5 ta Core i7 800 yaki vikoristovuyutsya na platformah LGA 1156 napriklad en Zgidno z Intel Core i7 z DDR3 funkciyuyuchi na 1066 MGc proponuvatime pikovi shvidkosti peredavannya danih 25 6 GB s koli funkciyuye u trikanalnomu en rezhimi Ce zayavlyaye Intel prizvodit do shvidshoyi produktivnosti sistemi a takozh vishoyi produktivnosti na Vatt Pri operuvanni u trikanalnomu rezhimi en znizhuyetsya cherez peremezhuvannya sho oznachaye te sho dostup do kozhnogo modulyu zdijsnyuyetsya poslidovno dlya menshih bitiv danih a ne povnistyu zapovnyuyuchi odin modul pered dostupom do nastupnogo Dani poshiryuyutsya sered moduliv alternativnim shablonom potencijno potroyuyuchi dostupnu propusknu zdatnist pam yati dlya tiyeyi zh kilkosti danih na vidminu vid zberigannya yih usih na odnomu moduli Arhitektura mozhe vikoristovuvatisya lishe koli vsi tri chi mnozhnik troh moduli pam yati identichni za yemnistyu ta shvidkistyu j rozmisheni u trikanalnih gnizdah Koli dva moduli pam yati vstanovleno arhitektura funkciyuvatime v rezhimi dvokanalnoyi arhitekturi Pidtrimuvani procesori Intel Core i7 Intel Core i7 9xx Bloomfield Gulftown Intel Core i7 9x0X Gulftown Intel Xeon Intel Xeon E55xx Nehalem EP Intel Xeon E56xx Westmere EP Intel Xeon ECxxxx Jasper Forest Intel Xeon L55xx Nehalem EP Intel Xeon L5609 Westmere EP Intel Xeon L5630 Westmere EP Intel Xeon L5640 Westmere EP Intel Xeon LC55x8 Jasper Forest Intel Xeon Wxxxx Bloomfield Nehalem EP Westmere EP Intel Xeon X55xx Nehalem EP Intel Xeon X56xx Westmere EP Intel Xeon x4xx v3 Intel Pentium 14xx v3 Intel Xeon x4xx v2 Intel Pentium 14xx v2 Intel Xeon x4xx Intel Pentium 14xxChotirikanalna arhitekturaOperuvannya Chotirikanalna DDR4 zaminila DDR3 na platformi en LGA 2011 i takozh vikoristovuyetsya u platformi AMD Threadripper DDR3 chotirikanalna arhitektura vikoristovuyetsya u platformah AMD G34 j en LGA 2011 Procesori AMD dlya platformi en ta procesori Intel dlya platformi LGA 1155 napriklad Intel Z68 natomist vikoristovuyut dvokanalnu pam yat DDR3 Arhitektura mozhe vikoristovuvatisya lishe koli vsi chotiri moduli pam yati chi mnozhnik chotiroh identichni za yemnistyu ta shvidkistyu j rozmisheni u chotirikanalnih gnizdah Koli vstanovleno lishe dva moduli pam yati sistema funkcionuvatime u dvokanalnomu rezhimi a koli tri u trikanalnomu Pidtrimuvani procesori AMD Threadripper AMD Threadripper 2nd gen 2990WX AMD Threadripper 2nd gen 2970WX AMD Threadripper 2nd gen 2950X AMD Threadripper 2nd gen 2920X AMD Threadripper 1950X AMD Threadripper 1920X AMD Threadripper 1900x AMD Opteron Opteron 6100 series Magny Cours 45 nm Opteron 6200 series Interlagos 32 nm Opteron 6300 series Abu Dhabi 32 nm Intel Core Intel Core i7 9800X Intel Core i9 7900X Intel Core i7 7820X Intel Core i7 7800X Intel Core i7 6950X Intel Core i7 6900K Intel Core i7 6850K Intel Core i7 6800K Intel Core i7 5960X Intel Core i7 5930K Intel Core i7 5820K Intel Core i7 4960X Intel Core i7 4930K Intel Core i7 4820K Intel Core i7 3970X Intel Core i7 3960X Intel Core i7 3930K Intel Core i7 3820 Intel Xeon Intel Xeon E5 x6xx v4 Intel Xeon E7 x8xx v3 Intel Xeon E5 x6xx v3 Intel Xeon E7 x8xx v2 Intel Xeon E5 x6xx v2 Intel Xeon E7 x8xx Intel Xeon E5 x6xxShestikanalna arhitekturaPidtrimuyetsya servernimi procesorami en ta procesorami Intel Xeon Scalable Vosmikanalna arhitekturaPidtrimuyetsya servernimi procesorami AMD Epyc i en Div takozh en en PrimitkiJacob Bruce Ng Spencer Wang David 2007 Memory systems cache DRAM disk Morgan Kaufmann s 318 ISBN 978 0 12 379751 3 PDF AMD Arhiv originalu PDF za 12 travnya 2012 Procitovano 15 zhovtnya 2012 Intel arhiv originalu za 19 sichnya 2013 procitovano 24 bereznya 2019 Tech power up arhiv originalu za 3 grudnya 2015 procitovano 24 bereznya 2019 Zurawski John H Murray John E Lemmon Paul J HP t 7 1 arhiv originalu za 25 lyutogo 2021 procitovano 24 bereznya 2019 PDF vid Rev 1 0 Infineon Technologies North America and Kingston Technology veresen 2003 Arhiv originalu PDF 1021 kB za 29 veresnya 2011 Procitovano 6 veresnya 2007 Part 2 RAM and HDD Parallel Processing Tom s Hardware Laptop logic arhiv originalu za 31 sichnya 2010 procitovano 24 bereznya 2019 Baker Shawn 16 listopada 2011 Arhiv originalu za 3 grudnya 2013 Procitovano 30 listopada 2013 ixbtlabs com 16 serpnya 2008 Arhiv originalu za 9 sichnya 2014 Procitovano 9 sichnya 2014 Danti Gionatan 17 chervnya 2010 ilsistemista net Arhiv originalu za 9 sichnya 2014 Procitovano 9 sichnya 2014 PDF amd com 11 sichnya 2013 s 107 108 Arhiv originalu PDF za 9 serpnya 2017 Procitovano 9 sichnya 2014 When the DCTs are in ganged mode as specified by The DRAM Controller Select Low Register F2x110 DctGangEn then each logical DIMM is two channels wide Each physical DIMM of a 2 channel logical DIMM is required to be the same size and use the same timing parameters Both DCTs must be programmed with the same information see 2 8 1 DCT Configuration Registers When the DCTs are in unganged mode a logical DIMM is equivalent to a 64 bit physical DIMM and each channel is controlled by a different DCT Typical systems are recommended to run in unganged mode to benefit from the additional parallelism generated by using the DCTs independently See 2 12 2 DRAM Considerations for ECC for DRAM ECC implications of ganged and unganged mode Ganged mode is not supported for S1g3 S1g4 ASB2 and G34 processors Rouse Margaret veresen 2005 SearchStorage TechTarget com Arhiv originalu za 6 sichnya 2014 Procitovano 9 sichnya 2014 PDF Intel arhiv originalu PDF za 13 travnya 2019 procitovano 24 bereznya 2019 Intel arhiv originalu za 8 bereznya 2009 procitovano 24 bereznya 2019 Core i7 Family Product Comparison Intel Memory Specifications of Memory Channels Xeon Family Product Comparison Intel Memory Specifications of Memory Channels Arhiv originalu za 24 bereznya 2019 Procitovano 24 bereznya 2019 with 16 cores and 32 threads with support for quad channel DDR4 memory PDF Arhiv originalu PDF za 19 listopada 2012 Procitovano 15 zhovtnya 2012 PDF Arhiv originalu PDF za 23 sichnya 2013 Procitovano 11 grudnya 2013 Kennedy Patrick 23 serpnya 2017 Serve The Home Arhiv originalu za 12 veresnya 2017 Procitovano 14 listopada 2017 Arhiv originalu za 24 bereznya 2019 Procitovano 24 bereznya 2019 a href wiki D0 A8 D0 B0 D0 B1 D0 BB D0 BE D0 BD Cite web title Shablon Cite web cite web a Obslugovuvannya CS1 Storinki z tekstom archived copy yak znachennya parametru title posilannya Cutress Ian 7 bereznya 2017 Anandtech Arhiv originalu za 11 veresnya 2017 Procitovano 7 bereznya 2017 Kennedy Patrick 9 listopada 2017 Serve the Home Arhiv originalu za 15 listopada 2017 Procitovano 14 listopada 2017 PosilannyaSingle dual triple and flex memory modes Intel arhiv originalu za 2 grudnya 2015 procitovano 24 bereznya 2019 Everything You Need to Know About the Dual Triple and Quad Channel Memory Architectures 24 bereznya 2019 u Wayback Machine listopad 2011 Hardware Secrets http www supermicro com support resources memory X9 DP memory config pdf 24 listopada 2019 u Wayback Machine sichen 2014 Super Micro Computer Inc traven 2012 AMD arhivovano