Azərbaycanca AzərbaycancaБеларускі БеларускіDansk DanskDeutsch DeutschEspañola EspañolaFrançais FrançaisIndonesia IndonesiaItaliana Italiana日本語 日本語Қазақ ҚазақLietuvos LietuvosNederlands NederlandsPortuguês PortuguêsРусский Русскийසිංහල සිංහලแบบไทย แบบไทยTürkçe TürkçeУкраїнська Українська中國人 中國人United State United StateAfrikaans Afrikaans
Підтримка
www.wikidata.uk-ua.nina.az

DDR2 SDRAM от англ double data rate two synchronous dynamic random access memory подвоєна швидкість передачі даних синхр

DDR2 SDRAM

DDR2 SDRAM


DDR2 SDRAM (от англ. double-data-rate two synchronous dynamic random access memory — подвоєна швидкість передачі даних синхронної пам'яті з довільним доступом) — це тип оперативної пам'яті використовуваної в комп'ютерах.

Як і DDR SDRAM, DDR2 SDRAM використовує передачу даних по обох фронтах тактового сигналу, за рахунок чого при такій же частоті шини пам'яті, як й у звичайної SDRAM, можна фактично подвоїти швидкість передачі даних (наприклад, при роботі DDR2 на частоті 100 МГЦ ефективна частота виходить 200 МГЦ). Основна відмінність DDR2 від DDR — удвічі більша частота роботи зовнішньої шини, по якій дані передаються в буфер мікросхеми пам'яті. При цьому робота самого чипа залишилася такою ж, як і у просто DDR, тобто з такими ж затримками, але при більшій швидкості передачі інформації. При порівнянні роботи мікросхем DDR та DDR2 на однаковій тактовій частоті DDR2 матиме удвічі більші затримки й загальна продуктивність буде гіршою.

Сумісність

DDR2 не є зворотно сумісною з DDR, кількість контактів більша (240 проти 184 у DDR), тому ключ на модулях DDR2 розташований в іншому місці в порівнянні з DDR і вставити модуль DDR2 у роз'єм DDR, без пошкодження останнього, неможливо.

Різниця між DDR2 і DDR

Цей розділ статті ще . Ви можете допомогти проєкту, написавши його. (червень 2024)

Як працює пам'ять DDR2

У пам'яті DDR2 реалізована схема розбивки масиву пам'яті на чотири логічних банки, а для модулів ємністю 1 і 2 Гбайт — на вісім логічних банків.

Оскільки затримка (CAS Delay) становить два такти, то через два такти після команди читання дані можуть бути зчитані із шини даних. Нагадаємо, що в нас є чотири шини даних (лінії) шириною n біт кожна й передача даних може відбуватися паралельно по кожній із цих ліній. У нашому спрощеному прикладі можна вважати, що слова A1-A4, що відповідають першому банку, одночасно (протягом одного такту) передаються по чотирьох лініях. На наступному такті по чотирьох лініях одночасно передаються слова B1-B4 і т. д.

Далі ці дані передаються в мультиплексор синхронно з позитивним фронтом тактового імпульсу. Оскільки мультиплексор працює на подвоєній частоті й виводить дані по шині шириною n біт синхронно з позитивним і негативним фронтами, за один такт роботи ядра пам'яті здійснюється вивід на шину даних 4n біт (4 слова).

Зрозуміло, що у випадку реалізації архітектури 4n-Prefetch довжина пакета (Burst Length) даних не може бути менш 4. Тому для пам'яті DDR2 мінімальна довжина пакета становить 4.

Одне з головних завдань у технології 4n-Prefetch — забезпечити наявність безперервного потоку даних на кожній із чотирьох ліній шириною n біт. З урахуванням того, що команди тактуються на частоті роботи ядра пам'яті й в один момент часу на шині може бути присутнім тільки одна команда, це завдання не таке просте, як здається.

Розглянемо як гіпотетичний приклад ситуацію із трьома банками пам'яті. Активація кожного наступного банку може відбуватися тільки після проміжку часу (Row-to-Row Delay) (tRRD). Типовим є випадок, коли tRRD становить два такти. Крім того, для кожного окремого банку після його активації команда на читання (вибір стовпця в межах активованого рядка) надходить із затримкою, обумовленої RAS-to-CAS Delay (tRCD). І якщо tRCD = 4T, то команда на читання першого банку збіжиться активацією третього банку. Для того щоб уникнути конфлікту команд, команду активації третього банку доводиться зміщати на цілий цикл, що, природно, приводить і до зсуву всіх наступних команд для цього банку. У результаті такого зрушення на шині даних утвориться пропуск або пузир (Bubble), що приводить до зниження пропускної здатності пам'яті.

Технічні стандарти

image
Модуль пам'яті DDR2-SDRAM ємністю 512 МБ

Мікросхеми

Стандартна назва Частота пам'яті Частота шини Передач даних в секунду
DDR2-400 100 МГц 200 МГц 400 млн.
DDR2-533 133 МГц 266 МГц 533 млн.
DDR2-667 166 МГц 333 МГц 667 млн.
DDR2-800 200 МГц 400 МГц 865 млн.
DDR2-1066 266 МГц 533 МГц 1066 млн.

Модулі

Для використання в комп'ютерах, DDR2 SDRAM поставляється в модулях DIMM з 240 контактами й одним ключем (вирізом у смузі контактів). DiMM'и розрізняються по максимальній швидкості передачі даних (часто називаною пропускною здатністю)

Назва модуля Частота шини Тип чипу Пікова швидкість передачі даних
PC2-3200 200 МГц DDR2-400 3,200 ГіБ/с
PC2-4200 266 МГц DDR2-533 4,200 ГіБ/с
PC2-5300 333 МГц DDR2-667 5,300 ГіБ/с1
PC2-5400 337 МГц DDR2-675 5,400 ГіБ/с
PC2-5600 350 МГц DDR2-700 5,600 ГіБ/с
PC2-5700 355 МГц DDR2-711 5,700 ГіБ/с
PC2-6000 375 МГц DDR2-750 6,000 ГіБ/с
PC2-6400 400 МГц DDR2-800 6,400 ГіБ/с
PC2-7100 444 МГц DDR2-888 7,100 ГіБ/с
PC2-7200 450 МГц DDR2-900 7,200 ГіБ/с
PC2-8000 500 МГц DDR2-1000 8,000 ГіБ/с
PC2-8500 533 МГц DDR2-1066 8,500 ГіБ/с
PC2-8888 до 1111 МГц DDR2-1111 8,888 ГіБ/с
PC2-9136 до 1142 МГц DDR2-1142 9,136 ГіБ/с
PC2-10000 до 1250 МГц DDR2-1250 10,000 ГіБ/с

Посилання

image Це незавершена стаття про інформаційні технології.
Ви можете проєкту, виправивши або дописавши її.

Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет

DDR2 SDRAM ot angl double data rate two synchronous dynamic random access memory podvoyena shvidkist peredachi danih sinhronnoyi pam yati z dovilnim dostupom ce tip operativnoyi pam yati vikoristovuvanoyi v komp yuterah Yak i DDR SDRAM DDR2 SDRAM vikoristovuye peredachu danih po oboh frontah taktovogo signalu za rahunok chogo pri takij zhe chastoti shini pam yati yak j u zvichajnoyi SDRAM mozhna faktichno podvoyiti shvidkist peredachi danih napriklad pri roboti DDR2 na chastoti 100 MGC efektivna chastota vihodit 200 MGC Osnovna vidminnist DDR2 vid DDR udvichi bilsha chastota roboti zovnishnoyi shini po yakij dani peredayutsya v bufer mikroshemi pam yati Pri comu robota samogo chipa zalishilasya takoyu zh yak i u prosto DDR tobto z takimi zh zatrimkami ale pri bilshij shvidkosti peredachi informaciyi Pri porivnyanni roboti mikroshem DDR ta DDR2 na odnakovij taktovij chastoti DDR2 matime udvichi bilshi zatrimki j zagalna produktivnist bude girshoyu SumisnistDDR2 ne ye zvorotno sumisnoyu z DDR kilkist kontaktiv bilsha 240 proti 184 u DDR tomu klyuch na modulyah DDR2 roztashovanij v inshomu misci v porivnyanni z DDR i vstaviti modul DDR2 u roz yem DDR bez poshkodzhennya ostannogo nemozhlivo Riznicya mizh DDR2 i DDRCej rozdil statti she ne napisano Vi mozhete dopomogti proyektu napisavshi jogo cherven 2024 Yak pracyuye pam yat DDR2U pam yati DDR2 realizovana shema rozbivki masivu pam yati na chotiri logichnih banki a dlya moduliv yemnistyu 1 i 2 Gbajt na visim logichnih bankiv Oskilki zatrimka CAS Delay stanovit dva takti to cherez dva takti pislya komandi chitannya dani mozhut buti zchitani iz shini danih Nagadayemo sho v nas ye chotiri shini danih liniyi shirinoyu n bit kozhna j peredacha danih mozhe vidbuvatisya paralelno po kozhnij iz cih linij U nashomu sproshenomu prikladi mozhna vvazhati sho slova A1 A4 sho vidpovidayut pershomu banku odnochasno protyagom odnogo taktu peredayutsya po chotiroh liniyah Na nastupnomu takti po chotiroh liniyah odnochasno peredayutsya slova B1 B4 i t d Dali ci dani peredayutsya v multipleksor sinhronno z pozitivnim frontom taktovogo impulsu Oskilki multipleksor pracyuye na podvoyenij chastoti j vivodit dani po shini shirinoyu n bit sinhronno z pozitivnim i negativnim frontami za odin takt roboti yadra pam yati zdijsnyuyetsya vivid na shinu danih 4n bit 4 slova Zrozumilo sho u vipadku realizaciyi arhitekturi 4n Prefetch dovzhina paketa Burst Length danih ne mozhe buti mensh 4 Tomu dlya pam yati DDR2 minimalna dovzhina paketa stanovit 4 Odne z golovnih zavdan u tehnologiyi 4n Prefetch zabezpechiti nayavnist bezperervnogo potoku danih na kozhnij iz chotiroh linij shirinoyu n bit Z urahuvannyam togo sho komandi taktuyutsya na chastoti roboti yadra pam yati j v odin moment chasu na shini mozhe buti prisutnim tilki odna komanda ce zavdannya ne take proste yak zdayetsya Rozglyanemo yak gipotetichnij priklad situaciyu iz troma bankami pam yati Aktivaciya kozhnogo nastupnogo banku mozhe vidbuvatisya tilki pislya promizhku chasu Row to Row Delay tRRD Tipovim ye vipadok koli tRRD stanovit dva takti Krim togo dlya kozhnogo okremogo banku pislya jogo aktivaciyi komanda na chitannya vibir stovpcya v mezhah aktivovanogo ryadka nadhodit iz zatrimkoyu obumovlenoyi RAS to CAS Delay tRCD I yaksho tRCD 4T to komanda na chitannya pershogo banku zbizhitsya aktivaciyeyu tretogo banku Dlya togo shob uniknuti konfliktu komand komandu aktivaciyi tretogo banku dovoditsya zmishati na cilij cikl sho prirodno privodit i do zsuvu vsih nastupnih komand dlya cogo banku U rezultati takogo zrushennya na shini danih utvoritsya propusk abo puzir Bubble sho privodit do znizhennya propusknoyi zdatnosti pam yati Tehnichni standartiModul pam yati DDR2 SDRAM yemnistyu 512 MBMikroshemi Standartna nazva Chastota pam yati Chastota shini Peredach danih v sekunduDDR2 400 100 MGc 200 MGc 400 mln DDR2 533 133 MGc 266 MGc 533 mln DDR2 667 166 MGc 333 MGc 667 mln DDR2 800 200 MGc 400 MGc 865 mln DDR2 1066 266 MGc 533 MGc 1066 mln Moduli Dlya vikoristannya v komp yuterah DDR2 SDRAM postavlyayetsya v modulyah DIMM z 240 kontaktami j odnim klyuchem virizom u smuzi kontaktiv DiMM i rozriznyayutsya po maksimalnij shvidkosti peredachi danih chasto nazivanoyu propusknoyu zdatnistyu Nazva modulya Chastota shini Tip chipu Pikova shvidkist peredachi danihPC2 3200 200 MGc DDR2 400 3 200 GiB sPC2 4200 266 MGc DDR2 533 4 200 GiB sPC2 5300 333 MGc DDR2 667 5 300 GiB s1PC2 5400 337 MGc DDR2 675 5 400 GiB sPC2 5600 350 MGc DDR2 700 5 600 GiB sPC2 5700 355 MGc DDR2 711 5 700 GiB sPC2 6000 375 MGc DDR2 750 6 000 GiB sPC2 6400 400 MGc DDR2 800 6 400 GiB sPC2 7100 444 MGc DDR2 888 7 100 GiB sPC2 7200 450 MGc DDR2 900 7 200 GiB sPC2 8000 500 MGc DDR2 1000 8 000 GiB sPC2 8500 533 MGc DDR2 1066 8 500 GiB sPC2 8888 do 1111 MGc DDR2 1111 8 888 GiB sPC2 9136 do 1142 MGc DDR2 1142 9 136 GiB sPC2 10000 do 1250 MGc DDR2 1250 10 000 GiB sPosilannyaJEDEC website 15 kvitnya 2011 u Wayback Machine Ce nezavershena stattya pro informacijni tehnologiyi Vi mozhete dopomogti proyektu vipravivshi abo dopisavshi yiyi

Дата публікації:
Топ