Azərbaycanca AzərbaycancaБеларускі БеларускіDansk DanskDeutsch DeutschEspañola EspañolaFrançais FrançaisIndonesia IndonesiaItaliana Italiana日本語 日本語Қазақ ҚазақLietuvos LietuvosNederlands NederlandsPortuguês PortuguêsРусский Русскийසිංහල සිංහලแบบไทย แบบไทยTürkçe TürkçeУкраїнська Українська中國人 中國人United State United StateAfrikaans Afrikaans
Підтримка
www.wikidata.uk-ua.nina.az

Польовий транзистор з вертикальним затвором англ FinFET мультизатворний польовий МДН транзистор MOSFET побудований на пі

FinFET

Польовий транзистор з вертикальним затвором (англ. FinFET) — мультизатворний польовий МДН транзистор (MOSFET), побудований на (підкладці,) де затвор розміщений на двох, трьох чи чотирьох сторонах каналу (обгорнутий навколо каналу), утворюючи подвійну структуру затвору. Ці прилади отримали назву FinFET (англ. fin - плавник, FET(англ. field-effect transistor) - польовий транзистор), оскільки область стоку-витоку утворює "плавники" на поверхні кремнію. Пристрої FinFET мають значно швидший час перемикання та більш високу густину струму, ніж плоска технологія КМОН (CMOS) (комплементарний метал-оксид-напівпровідник).

image
Пристрій з подвійним затвором FinFET

FinFET — це тип непланарного транзистора, або "3D" транзистора. Це основа для виготовлення сучасних наноелектронних напівпровідникових пристроїв. Мікрочипи, що використовують затвор FinFET, вперше були комерціалізовані в першій половині 2010-х років і стали домінуючою конструкцією затвору на 14-нм, 10-нм та 7-нм технологічних процесах .

Історія

20 років після того, як MOSFET був вперше продемонстрований Мохамедом Аталлою та Доуном Кангом з Bell Labs в 1960 році концепція MOSFET з подвійним затвором була запропонована Тошихіро Секігавою в патенті 1980 року, що описує планарний XMOS транзистор. Секігава виготовив транзистор XMOS з Ютакою Хаяші в 1984 році. Вони продемонстрували, що ефект "короткого каналу" може бути значно зменшений за допомогою сендвіч структури повністю збідненого кремнію на ізоляторі (FDSOI) між двома електродами затвору, з'єднаними між собою.

Перший тип FinFET транзистора був названий «транзистор із збідненим спертим каналом» або «Дельта» транзистор та був вперше виготовлений в Японії у 1989 році Затвор транзистора може охоплювати та електрично контактувати з напівпровідниковим каналом "плавника" з верхньої та бокової сторони або лише з боків. Перший називається транзистором з потрійним затвором, а другий транзистором з подвійним затвором. Транзистор з подвійним затвором необов'язково має з'єднані обидві сторони, а може мати дві розділені клемами або контакти. Цей варіант називається розділеним транзистором. Таке компонування дозволяє більш досконало керувати роботою транзистора.

Індонезійський інженер Ефенді Леобандунг, працюючи в університеті Міннесоти, опублікував документ зі Стівеном Ю. Чуу на 54-й науково-дослідницькій конференції у 1996 році, в якому виклав переваги утворення CMOS транзистора шляхом побудови мультизатвору на завуженому розділеному каналі для поліпшення масштабування та збільшення струму пристрою за рахунок збільшення його ефективної ширини. Така структура виглядає як сучасний FinFET. Хоча деякими розмірами доводиться жертвувати, розрізаючи канал на частини, провідність бічних "плавників" більша, ніж провідність завуженого каналу. Канал пристрою мав розміри - 35 нм ширина і 70 нм довжина каналу.

Дослідження Діг Хісамото транзисторів DELTA привернули увагу Агенції прогресивних дослідницьких проектів оборони (DARPA), яка в 1997 році уклала контракт з дослідницькою командою Університету Каліфорнії Берклі на розробку субмікронного транзистора на основі технології DELTA. Команда здійснила такі прориви у період 1998 - 2004 р.р.

Вони ввели термін "FinFET" (польовий транзистор з вертикальним затвором) в документі від грудня 2000 року , що містив опис непланарного транзистора з двома затворами, побудованого на підкладці SOI.

У 2006 році команда корейських дослідників з (Корейського інституту науково-технічного розвитку) (KAIST) та Національного центру нанотехнологій розробила 3 нм транзистор, найменший наноелектронний пристрій у світі, заснований на технології FinFET " затвор увесь навколо" (GAA) . У 2011 році дослідники з Rice University продемонстрували, що FinFET-ти можуть мати два електрично незалежні затвори, що дає дизайнерам схем більшу гнучкість у ефективному проектуванні схем з малопотужними затворами.

Комерціалізація

Перший 25-нанометровий транзистор, що працює всього від 0,7 Вольт, був продемонстрований у грудні 2002 року TSMC . Конструкція "Omega FinFET", названа за схожістю між грецькою літерою "Омега" та формою, яку утворює затвор навколо структури стік - витік та має затримку затвора всього 0,39 пікосекунди (пс) для транзистора N-типу і 0,88 пс для транзистора P-типу.

У 2004 році компанія Samsung продемонструвала дизайн "Bulk FinFET", яка дала змогу масово виробляти пристрої FinFET. Вони продемонстрували динамічну пам'ять з довільним доступом (DRAM) 90 нм на об'ємному FinFET процесі.

У 2011 році Intel продемонструвала транзистори з потрійним затвором, де затвор огортає канал з трьох сторін, що дозволяє підвищити енергоефективність і зменшити затримку затвора, таким чином, збільшити продуктивність, випереджаючи планарні аналоги.

Комерційно виготовлені мікросхеми техпроцесу 22 нм і менше використовували конструкції затворів FinFET. Варіант "Tri-Gate" від Intel на 22 нм техпроцесі був оголошений в 2011 році для мікроархітектури Ivy Bridge . Ці пристрої постачаються з 2012 року.

Починаючи з 2014 року, на 14 нм (або 16 нм) техпроцесі основні підприємства (TSMC, Samsung, GlobalFoundries) використовували технологію FinFET.

У 2013 році SK Hynix розпочав комерційне масове виробництво на 16-ти нм техпроцесі, TSMC почав виробництво на 16-ти нм процесі FinFET, Samsung Electronics почали випуск на 10 нм процесі.

TSMC розпочав виробництво 7 нм процесу в 2017 році , а Samsung почав виробництво на 5 нм техпроцесі в 2018 році.

У 2019 році Samsung оголосила про плани комерційного виробництва на 3 нм техпроцесі GAAFET до 2021 року.

Комерційне виробництво наноелектронної напівпровідникової пам'яті FinFET розпочалося в 2010-х. У 2013 році SK Hynix розпочав серійне виробництво 16-ти нм флеш-пам’яті NAND, та Samsung Electronics розпочали виробництво багаторівневої флеш-пам’яті NAND на 10 нм .

У 2017 році TSMC розпочав виробництво пам'яті SRAM за допомогою 7 нм процесу.

Дивись також

Джерела

  1. . . 26 квітня 2017. Архів оригіналу за 4 липня 2019. Процитовано 4 липня 2019.
  2. . The Silicon Engine. Computer History Museum. Архів оригіналу за 27 жовтня 2019. Процитовано 25 вересня 2019.
  3. Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23 лютого 2003). (PDF). TechConnect Briefs. 2 (2003): 330—333. Архів оригіналу (PDF) за 26 вересня 2019. Процитовано 27 грудня 2019.
  4. Colinge, J.P. (2008). . Springer Science & Business Media. с. 11 & 39. ISBN . Архів оригіналу за 9 квітня 2020. Процитовано 27 грудня 2019.
  5. Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate. Solid-State Electronics. 27 (8): 827—828. doi:10.1016/0038-1101(84)90036-4. ISSN 0038-1101.
  6. Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (December 1989). A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET. International Technical Digest on Electron Devices Meeting: 833—836. doi:10.1109/IEDM.1989.74182.
  7. . . (Institute of Electrical and Electronics Engineers). Архів оригіналу за 4 липня 2019. Процитовано 4 липня 2019.
  8. Leobandung, Effendi; Chou, Stephen Y. (1996). Reduction of short channel effects in SOI MOSFETs with 35 nm channel width and 70 nm channel length. 1996 54th Annual Device Research Conference Digest: 110—111. doi:10.1109/DRC.1996.546334. ISBN .
  9. Leobandung, Effendi (June 1996). Nanoscale MOSFETs and single charge transistors on SOI. Minneapolis, MN: U of Minnesota, Ph.D. Thesis. с. 72.
  10. (PDF). Intel. 2014. Архів оригіналу (PDF) за 17 жовтня 2019. Процитовано 4 липня 2019.
  11. (11 червня 2012). . University of California, Berkeley. Symposium on VLSI Technology Short Course. Архів оригіналу за 28 May 2016. Процитовано 9 липня 2019.
  12. Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (December 1998). A folded-channel MOSFET for deep-sub-tenth micron era. International Electron Devices Meeting 1998. Technical Digest (Cat. No.98CH36217): 1032—1034. doi:10.1109/IEDM.1998.746531. ISBN .
  13. Hisamoto, Digh; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki (December 1999). (PDF). International Electron Devices Meeting 1999. Technical Digest (Cat. No.99CH36318): 67—70. doi:10.1109/IEDM.1999.823848. ISBN . Архів оригіналу (PDF) за 6 червня 2010. Процитовано 27 грудня 2019.
  14. Hu, Chenming; Choi, Yang‐Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (December 2001). Sub-20 nm CMOS FinFET technologies. International Electron Devices Meeting. Technical Digest (Cat. No.01CH37224): 19.1.1–19.1.4. doi:10.1109/IEDM.2001.979526. ISBN .
  15. Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (December 2002). (PDF). Digest. International Electron Devices Meeting: 251—254. doi:10.1109/IEDM.2002.1175825. ISBN . Архів оригіналу (PDF) за 27 травня 2020. Процитовано 27 грудня 2019.
  16. Hisamoto, Digh; ; Bokor, J.; King, Tsu-Jae; Anderson, E. та ін. (December 2000). FinFET-a self-aligned double-gate MOSFET scalable to 20 nm. IEEE Transactions on Electron Devices. 47 (12): 2320—2325. Bibcode:2000ITED...47.2320H. CiteSeerX 10.1.1.211.204. doi:10.1109/16.887014.
  17. Hisamoto, Digh; ; Huang, Xuejue; Lee, Wen-Chin; Kuo, Charles та ін. (May 2001). (PDF). IEEE Transactions on Electron Devices. 48 (5): 880—886. Bibcode:2001ITED...48..880H. doi:10.1109/16.918235. Архів оригіналу (PDF) за 14 серпня 2017. Процитовано 27 грудня 2019.
  18. , Nanoparticle News, 1 квітня 2006, архів оригіналу за 6 November 2012, процитовано 6 липня 2019
  19. Lee, Hyunjin та ін. (2006), Sub-5nm All-Around Gate FinFET for Ultimate Scaling, Symposium on VLSI Technology, 2006: 58—59, doi:10.1109/VLSIT.2006.1705215, ISBN 
  20. Rostami, M.; Mohanram, K. (2011). IEEE Xplore Abstract - Dual- Independent-Gate FinFETs for Low Power Logic Circuits (PDF). IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 30 (3): 337—349. doi:10.1109/TCAD.2010.2097310.
  21. Bohr, Mark; Mistry, Kaizad (May 2011). Intel's Revolutionary 22 nm Transistor Technology (PDF). intel.com. Архів оригіналу (PDF) за 1 вересня 2012. Процитовано 18 квітня 2018.
  22. Grabham, Dan (6 травня 2011). . TechRadar. Архів оригіналу за 19 квітня 2018. Процитовано 19 квітня 2018.
  23. Bohr, Mark T.; Young, Ian A. (2017). CMOS Scaling Trends and Beyond. IEEE Micro. 37 (6): 20—29. doi:10.1109/MM.2017.4241347. The next major transistor innovation was the introduction of FinFET (tri-gate) transistors on Intel’s 22-nm technology in 2011.
  24. . Архів оригіналу за 6 листопада 2011. Процитовано 27 грудня 2019.
  25. . SK Hynix. Архів оригіналу за 17 травня 2021. Процитовано 8 липня 2019.
  26. . TSMC. Архів оригіналу за 10 липня 2019. Процитовано 30 червня 2019.
  27. . . 11 квітня 2013. Архів оригіналу за 21 червня 2019. Процитовано 21 червня 2019.
  28. . TSMC. Архів оригіналу за 9 червня 2019. Процитовано 30 червня 2019.
  29. Shilov, Anton. . www.anandtech.com. Архів оригіналу за 20 квітня 2019. Процитовано 31 травня 2019.
  30. Armasu, Lucian (11 січня 2019), Samsung Plans Mass Production of 3nm GAAFET Chips in 2021, www.tomshardware.com

Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет

Дата публікації:
Polovij tranzistor z vertikalnim zatvorom angl FinFET multizatvornij polovij MDN tranzistor MOSFET pobudovanij na pidkladci de zatvor rozmishenij na dvoh troh chi chotiroh storonah kanalu obgornutij navkolo kanalu utvoryuyuchi podvijnu strukturu zatvoru Ci priladi otrimali nazvu FinFET angl fin plavnik FET angl field effect transistor polovij tranzistor oskilki oblast stoku vitoku utvoryuye plavniki na poverhni kremniyu Pristroyi FinFET mayut znachno shvidshij chas peremikannya ta bilsh visoku gustinu strumu nizh ploska tehnologiya KMON CMOS komplementarnij metal oksid napivprovidnik Pristrij z podvijnim zatvorom FinFET FinFET ce tip neplanarnogo tranzistora abo 3D tranzistora Ce osnova dlya vigotovlennya suchasnih nanoelektronnih napivprovidnikovih pristroyiv Mikrochipi sho vikoristovuyut zatvor FinFET vpershe buli komercializovani v pershij polovini 2010 h rokiv i stali dominuyuchoyu konstrukciyeyu zatvoru na 14 nm 10 nm ta 7 nm tehnologichnih procesah Istoriya20 rokiv pislya togo yak MOSFET buv vpershe prodemonstrovanij Mohamedom Atalloyu ta Dounom Kangom z Bell Labs v 1960 roci koncepciya MOSFET z podvijnim zatvorom bula zaproponovana Toshihiro Sekigavoyu v patenti 1980 roku sho opisuye planarnij XMOS tranzistor Sekigava vigotoviv tranzistor XMOS z Yutakoyu Hayashi v 1984 roci Voni prodemonstruvali sho efekt korotkogo kanalu mozhe buti znachno zmenshenij za dopomogoyu sendvich strukturi povnistyu zbidnenogo kremniyu na izolyatori FDSOI mizh dvoma elektrodami zatvoru z yednanimi mizh soboyu Pershij tip FinFET tranzistora buv nazvanij tranzistor iz zbidnenim spertim kanalom abo Delta tranzistor ta buv vpershe vigotovlenij v Yaponiyi u 1989 roci Zatvor tranzistora mozhe ohoplyuvati ta elektrichno kontaktuvati z napivprovidnikovim kanalom plavnika z verhnoyi ta bokovoyi storoni abo lishe z bokiv Pershij nazivayetsya tranzistorom z potrijnim zatvorom a drugij tranzistorom z podvijnim zatvorom Tranzistor z podvijnim zatvorom neobov yazkovo maye z yednani obidvi storoni a mozhe mati dvi rozdileni klemami abo kontakti Cej variant nazivayetsya rozdilenim tranzistorom Take komponuvannya dozvolyaye bilsh doskonalo keruvati robotoyu tranzistora Indonezijskij inzhener Efendi Leobandung pracyuyuchi v universiteti Minnesoti opublikuvav dokument zi Stivenom Yu Chuu na 54 j naukovo doslidnickij konferenciyi u 1996 roci v yakomu viklav perevagi utvorennya CMOS tranzistora shlyahom pobudovi multizatvoru na zavuzhenomu rozdilenomu kanali dlya polipshennya masshtabuvannya ta zbilshennya strumu pristroyu za rahunok zbilshennya jogo efektivnoyi shirini Taka struktura viglyadaye yak suchasnij FinFET Hocha deyakimi rozmirami dovoditsya zhertvuvati rozrizayuchi kanal na chastini providnist bichnih plavnikiv bilsha nizh providnist zavuzhenogo kanalu Kanal pristroyu mav rozmiri 35 nm shirina i 70 nm dovzhina kanalu Doslidzhennya Dig Hisamoto tranzistoriv DELTA privernuli uvagu Agenciyi progresivnih doslidnickih proektiv oboroni DARPA yaka v 1997 roci uklala kontrakt z doslidnickoyu komandoyu Universitetu Kaliforniyi Berkli na rozrobku submikronnogo tranzistora na osnovi tehnologiyi DELTA Komanda zdijsnila taki prorivi u period 1998 2004 r r 1998 N kanalnij FinFET 1999 P kanalnij FinFET 2001 15 nm FinFET 2002 10 nm FinFET 2004 zatvor High k metal FinFET Voni vveli termin FinFET polovij tranzistor z vertikalnim zatvorom v dokumenti vid grudnya 2000 roku sho mistiv opis neplanarnogo tranzistora z dvoma zatvorami pobudovanogo na pidkladci SOI U 2006 roci komanda korejskih doslidnikiv z Korejskogo institutu naukovo tehnichnogo rozvitku KAIST ta Nacionalnogo centru nanotehnologij rozrobila 3 nm tranzistor najmenshij nanoelektronnij pristrij u sviti zasnovanij na tehnologiyi FinFET zatvor uves navkolo GAA U 2011 roci doslidniki z Rice University prodemonstruvali sho FinFET ti mozhut mati dva elektrichno nezalezhni zatvori sho daye dizajneram shem bilshu gnuchkist u efektivnomu proektuvanni shem z malopotuzhnimi zatvorami KomercializaciyaPershij 25 nanometrovij tranzistor sho pracyuye vsogo vid 0 7 Volt buv prodemonstrovanij u grudni 2002 roku TSMC Konstrukciya Omega FinFET nazvana za shozhistyu mizh greckoyu literoyu Omega ta formoyu yaku utvoryuye zatvor navkolo strukturi stik vitik ta maye zatrimku zatvora vsogo 0 39 pikosekundi ps dlya tranzistora N tipu i 0 88 ps dlya tranzistora P tipu U 2004 roci kompaniya Samsung prodemonstruvala dizajn Bulk FinFET yaka dala zmogu masovo viroblyati pristroyi FinFET Voni prodemonstruvali dinamichnu pam yat z dovilnim dostupom DRAM 90 nm na ob yemnomu FinFET procesi U 2011 roci Intel prodemonstruvala tranzistori z potrijnim zatvorom de zatvor ogortaye kanal z troh storin sho dozvolyaye pidvishiti energoefektivnist i zmenshiti zatrimku zatvora takim chinom zbilshiti produktivnist viperedzhayuchi planarni analogi Komercijno vigotovleni mikroshemi tehprocesu 22 nm i menshe vikoristovuvali konstrukciyi zatvoriv FinFET Variant Tri Gate vid Intel na 22 nm tehprocesi buv ogoloshenij v 2011 roci dlya mikroarhitekturi Ivy Bridge Ci pristroyi postachayutsya z 2012 roku Pochinayuchi z 2014 roku na 14 nm abo 16 nm tehprocesi osnovni pidpriyemstva TSMC Samsung GlobalFoundries vikoristovuvali tehnologiyu FinFET U 2013 roci SK Hynix rozpochav komercijne masove virobnictvo na 16 ti nm tehprocesi TSMC pochav virobnictvo na 16 ti nm procesi FinFET Samsung Electronics pochali vipusk na 10 nm procesi TSMC rozpochav virobnictvo 7 nm procesu v 2017 roci a Samsung pochav virobnictvo na 5 nm tehprocesi v 2018 roci U 2019 roci Samsung ogolosila pro plani komercijnogo virobnictva na 3 nm tehprocesi GAAFET do 2021 roku Komercijne virobnictvo nanoelektronnoyi napivprovidnikovoyi pam yati FinFET rozpochalosya v 2010 h U 2013 roci SK Hynix rozpochav serijne virobnictvo 16 ti nm flesh pam yati NAND ta Samsung Electronics rozpochali virobnictvo bagatorivnevoyi flesh pam yati NAND na 10 nm U 2017 roci TSMC rozpochav virobnictvo pam yati SRAM za dopomogoyu 7 nm procesu Divis takozhGAAFET Nanoelektronika Virobnictvo napivprovidnikovih pristroyiv Kilkist tranzistorivDzherela 26 kvitnya 2017 Arhiv originalu za 4 lipnya 2019 Procitovano 4 lipnya 2019 The Silicon Engine Computer History Museum Arhiv originalu za 27 zhovtnya 2019 Procitovano 25 veresnya 2019 Koike Hanpei Nakagawa Tadashi Sekigawa Toshiro Suzuki E Tsutsumi Toshiyuki 23 lyutogo 2003 PDF TechConnect Briefs 2 2003 330 333 Arhiv originalu PDF za 26 veresnya 2019 Procitovano 27 grudnya 2019 Colinge J P 2008 Springer Science amp Business Media s 11 amp 39 ISBN 9780387717517 Arhiv originalu za 9 kvitnya 2020 Procitovano 27 grudnya 2019 Sekigawa Toshihiro Hayashi Yutaka August 1984 Calculated threshold voltage characteristics of an XMOS transistor having an additional bottom gate Solid State Electronics 27 8 827 828 doi 10 1016 0038 1101 84 90036 4 ISSN 0038 1101 Hisamoto Digh Kaga Toru Kawamoto Yoshifumi Takeda Eiji December 1989 A fully depleted lean channel transistor DELTA a novel vertical ultra thin SOI MOSFET International Technical Digest on Electron Devices Meeting 833 836 doi 10 1109 IEDM 1989 74182 Institute of Electrical and Electronics Engineers Arhiv originalu za 4 lipnya 2019 Procitovano 4 lipnya 2019 Leobandung Effendi Chou Stephen Y 1996 Reduction of short channel effects in SOI MOSFETs with 35 nm channel width and 70 nm channel length 1996 54th Annual Device Research Conference Digest 110 111 doi 10 1109 DRC 1996 546334 ISBN 0 7803 3358 6 Leobandung Effendi June 1996 Nanoscale MOSFETs and single charge transistors on SOI Minneapolis MN U of Minnesota Ph D Thesis s 72 PDF Intel 2014 Arhiv originalu PDF za 17 zhovtnya 2019 Procitovano 4 lipnya 2019 11 chervnya 2012 University of California Berkeley Symposium on VLSI Technology Short Course Arhiv originalu za 28 May 2016 Procitovano 9 lipnya 2019 Hisamoto Digh Hu Chenming Liu Tsu Jae King Bokor Jeffrey Lee Wen Chin Kedzierski Jakub Anderson Erik Takeuchi Hideki Asano Kazuya December 1998 A folded channel MOSFET for deep sub tenth micron era International Electron Devices Meeting 1998 Technical Digest Cat No 98CH36217 1032 1034 doi 10 1109 IEDM 1998 746531 ISBN 0 7803 4774 9 Hisamoto Digh Kedzierski Jakub Anderson Erik Takeuchi Hideki December 1999 PDF International Electron Devices Meeting 1999 Technical Digest Cat No 99CH36318 67 70 doi 10 1109 IEDM 1999 823848 ISBN 0 7803 5410 9 Arhiv originalu PDF za 6 chervnya 2010 Procitovano 27 grudnya 2019 Hu Chenming Choi Yang Kyu Lindert N Xuan P Tang S Ha D Anderson E Bokor J Tsu Jae King Liu December 2001 Sub 20 nm CMOS FinFET technologies International Electron Devices Meeting Technical Digest Cat No 01CH37224 19 1 1 19 1 4 doi 10 1109 IEDM 2001 979526 ISBN 0 7803 7050 3 Ahmed Shibly Bell Scott Tabery Cyrus Bokor Jeffrey Kyser David Hu Chenming Liu Tsu Jae King Yu Bin Chang Leland December 2002 PDF Digest International Electron Devices Meeting 251 254 doi 10 1109 IEDM 2002 1175825 ISBN 0 7803 7462 2 Arhiv originalu PDF za 27 travnya 2020 Procitovano 27 grudnya 2019 Hisamoto Digh Bokor J King Tsu Jae Anderson E ta in December 2000 FinFET a self aligned double gate MOSFET scalable to 20 nm IEEE Transactions on Electron Devices 47 12 2320 2325 Bibcode 2000ITED 47 2320H CiteSeerX 10 1 1 211 204 doi 10 1109 16 887014 Hisamoto Digh Huang Xuejue Lee Wen Chin Kuo Charles ta in May 2001 PDF IEEE Transactions on Electron Devices 48 5 880 886 Bibcode 2001ITED 48 880H doi 10 1109 16 918235 Arhiv originalu PDF za 14 serpnya 2017 Procitovano 27 grudnya 2019 Nanoparticle News 1 kvitnya 2006 arhiv originalu za 6 November 2012 procitovano 6 lipnya 2019 Lee Hyunjin ta in 2006 Sub 5nm All Around Gate FinFET for Ultimate Scaling Symposium on VLSI Technology 2006 58 59 doi 10 1109 VLSIT 2006 1705215 ISBN 978 1 4244 0005 8 Rostami M Mohanram K 2011 IEEE Xplore Abstract Dual Independent Gate FinFETs for Low Power Logic Circuits PDF IEEE Transactions on Computer Aided Design of Integrated Circuits and Systems 30 3 337 349 doi 10 1109 TCAD 2010 2097310 Bohr Mark Mistry Kaizad May 2011 Intel s Revolutionary 22 nm Transistor Technology PDF intel com Arhiv originalu PDF za 1 veresnya 2012 Procitovano 18 kvitnya 2018 Grabham Dan 6 travnya 2011 TechRadar Arhiv originalu za 19 kvitnya 2018 Procitovano 19 kvitnya 2018 Bohr Mark T Young Ian A 2017 CMOS Scaling Trends and Beyond IEEE Micro 37 6 20 29 doi 10 1109 MM 2017 4241347 The next major transistor innovation was the introduction of FinFET tri gate transistors on Intel s 22 nm technology in 2011 Arhiv originalu za 6 listopada 2011 Procitovano 27 grudnya 2019 SK Hynix Arhiv originalu za 17 travnya 2021 Procitovano 8 lipnya 2019 TSMC Arhiv originalu za 10 lipnya 2019 Procitovano 30 chervnya 2019 11 kvitnya 2013 Arhiv originalu za 21 chervnya 2019 Procitovano 21 chervnya 2019 TSMC Arhiv originalu za 9 chervnya 2019 Procitovano 30 chervnya 2019 Shilov Anton www anandtech com Arhiv originalu za 20 kvitnya 2019 Procitovano 31 travnya 2019 Armasu Lucian 11 sichnya 2019 Samsung Plans Mass Production of 3nm GAAFET Chips in 2021 www tomshardware com
Топ