Azərbaycanca
Беларускі
Dansk
Deutsch
Española
Français
Indonesia
Italiana
日本語
Қазақ
Lietuvos
Nederlands
Português
Русский
සිංහල
แบบไทย
Türkçe
Українська
中國人
United State
Afrikaans
Емітерно-зв'язана логіка, ЕЗЛ (англ. Emitter Coupled Logic, ECL) — технологія побудови цифрових схем на основі біполярних транзисторів включених за схемою диференціального підсилювача. ЕЗЛ є найшвидкодіючою з усіх типів логіки, побудованої на біполярних транзисторах. Це пояснюється тим, що транзистори в ЕЗЛ працюють у лінійному режимі, не переходячи у режим насичення, вихід з якого уповільнений.
Принцип роботи
Низькі значення логічних перепадів в ЕЗЛ-логіці сприяють зниженню впливу на швидкодію паразитних ємностей, а диференціальний підсилювач на вході дозволяє значно зменшити вплив синфазних збурень у вхідному сигналі.
Основна деталь ЕЗЛ-логіки — схема потенційного порівняння, зібрана не на діодах (як у ДТЛ), а на транзисторах за схемою диференціального підсилювача. Як правило, один транзистор у схемі порівняння підключений до опорного рівня, рівному напрузі логічного порогу, а інші транзистори є входами. Вихід схеми порівняння подається на підсилювальні транзистори, а з них — на вихідні емітерні повторювачі. Використання емітерних повторювачів на виході значно зменшує вихідний опір схеми, забезпечує можливість підключення значної кількості входів інших елементів та забезпечує шунтування збурень в ланцюгу навантаження.
Параметри
Типові параметри для серії К500:
- споживана потужність: близько 50 міліВатт;
- час перемикання: 4-6 нс.
- напруга живлення:
- вхідний каскад: −5,2 Вольта
- вихідний каскад: −2 Вольта
- опір резисторів навантаження: 51 Ом
- логічні рівні (для серії К500):
- логічна одиниця: −1,6 — −2 Вольта
- логічний нуль: −0,8 Вольта
Переваги та недоліки
Основною перевага ЕЗЛ є підвищена швидкість (150 МГц вже в перших зразках 1960-х років і 0,5 … 2 ГГц у 1970-1980-х). Також, виходи кількох елементів ЕЗЛ можуть бути об'єднані на спільному резисторі навантаження.
Основний недолік — відносно високе енергоспоживання, необхідність використання двох джерел живлення (для вхідного та вихідного каскадів окремо), необхідність встановлення додаткових резисторів навантаження.
Див. також
Посилання
- Brian Lawless. "Unit4: ECL Emitter Coupled Logic". Fundamental Digital Electronics [ 27 лютого 2012 у Wayback Machine.]
- Микросхемы логических элементов эмиттерно-связанной логики (ЭСЛ) [ 22 січня 2013 у Wayback Machine.] (рос.)
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
Emiterno zv yazana logika EZL angl Emitter Coupled Logic ECL tehnologiya pobudovi cifrovih shem na osnovi bipolyarnih tranzistoriv vklyuchenih za shemoyu diferencialnogo pidsilyuvacha EZL ye najshvidkodiyuchoyu z usih tipiv logiki pobudovanoyi na bipolyarnih tranzistorah Ce poyasnyuyetsya tim sho tranzistori v EZL pracyuyut u linijnomu rezhimi ne perehodyachi u rezhim nasichennya vihid z yakogo upovilnenij Shema logichnogo elementa EZLPrincip robotiNizki znachennya logichnih perepadiv v EZL logici spriyayut znizhennyu vplivu na shvidkodiyu parazitnih yemnostej a diferencialnij pidsilyuvach na vhodi dozvolyaye znachno zmenshiti vpliv sinfaznih zburen u vhidnomu signali Osnovna detal EZL logiki shema potencijnogo porivnyannya zibrana ne na diodah yak u DTL a na tranzistorah za shemoyu diferencialnogo pidsilyuvacha Yak pravilo odin tranzistor u shemi porivnyannya pidklyuchenij do opornogo rivnya rivnomu napruzi logichnogo porogu a inshi tranzistori ye vhodami Vihid shemi porivnyannya podayetsya na pidsilyuvalni tranzistori a z nih na vihidni emiterni povtoryuvachi Vikoristannya emiternih povtoryuvachiv na vihodi znachno zmenshuye vihidnij opir shemi zabezpechuye mozhlivist pidklyuchennya znachnoyi kilkosti vhodiv inshih elementiv ta zabezpechuye shuntuvannya zburen v lancyugu navantazhennya ParametriTipovi parametri dlya seriyi K500 spozhivana potuzhnist blizko 50 miliVatt chas peremikannya 4 6 ns napruga zhivlennya vhidnij kaskad 5 2 Volta vihidnij kaskad 2 Volta opir rezistoriv navantazhennya 51 Om logichni rivni dlya seriyi K500 logichna odinicya 1 6 2 Volta logichnij nul 0 8 VoltaPerevagi ta nedolikiOsnovnoyu perevaga EZL ye pidvishena shvidkist 150 MGc vzhe v pershih zrazkah 1960 h rokiv i 0 5 2 GGc u 1970 1980 h Takozh vihodi kilkoh elementiv EZL mozhut buti ob yednani na spilnomu rezistori navantazhennya Osnovnij nedolik vidnosno visoke energospozhivannya neobhidnist vikoristannya dvoh dzherel zhivlennya dlya vhidnogo ta vihidnogo kaskadiv okremo neobhidnist vstanovlennya dodatkovih rezistoriv navantazhennya Div takozhLogichnij ventil Rezistorno tranzistorna logika Diodno tranzistorna logika Tranzistorno tranzistorna logikaPosilannyaBrian Lawless Unit4 ECL Emitter Coupled Logic Fundamental Digital Electronics 27 lyutogo 2012 u Wayback Machine Mikroshemy logicheskih elementov emitterno svyazannoj logiki ESL 22 sichnya 2013 u Wayback Machine ros