Блок генерації адреси БГА іноді також називають адресним блоком обчислення АБО це функціональний блок центрального проце

Блок генерації адреси (БГА), іноді також називають адресним блоком обчислення (АБО) — це функціональний блок центрального процесора, який обчислює адреси, що використовуються процесором для доступу до основної пам'яті. При наявності окремих схем що розраховують адреси, які працюють паралельно з рештою процесора, кількість циклів процесора, необхідних для виконання машинних команд можна зменшити, в результаті чого істотно підвищити продуктивність.

Мікроархітектура Intel Nehalem має кілька AGUS за reservation station процесора.

Можливості в БГА залежать від конкретного процесора і його архітектури. Таким чином, деякі БГА реалізують та надають більше операцій з обчислення адрес, в той час як інші мають більш просунуті спеціалізовані інструкції, що можуть працювати одночасно з кількома операндами. Крім того, деякі процесорні архітектури містять множинні БГА, де одночасно може виконуватися більше ніж одна адресна операція — це дає подальше збільшення продуктивності завдяки суперскалярній природі нових моделей процесорів. Наприклад, мікроархітектури Intel Sandy Bridge і Haswell містять кілька БГА, які збільшують пропускну спроможність підсистеми пам'яті процесора, дозволяючи декілька інструкцій доступу до пам'яті, які будуть виконані паралельно.

Див. також

Арифметико-логічний пристрій — цифрова схема, яка виконує арифметичні і логічні операції бітових операцій над цілими двійковими числами
^[en] — ще один процесор з мікроархітектурою, що включає в себе кілька БГА, розроблених AMD
Перейменування регістрів — метод, який повторно використовує регістри процесора і дозволяє уникнути непотрібних серіалізаций програмних операцій
^[en] — це функція процесора, що дозволяє результати різних операцій використовувати в обхід регістрів процесора

Примітки

Cornelis Van Berkel; Patrick Meuwissen (2006-01-12.mdy.2024). . google.com. Архів оригіналу за 18 квітня 2016. Процитовано 2014-12-08.mdy.2024.
(PDF). ecee.colorado.edu. 1999-09-16.mdy.2024. Архів оригіналу (PDF) за 29 березня 2018. Процитовано 2014-12-08.mdy.2024.
Darek Mihocka (2000-12-27.mdy.2024). . emulators.com. Архів оригіналу за 11 лютого 2020. Процитовано 2014-12-08.mdy.2024.
David Kanter (2010-09-25.mdy.2024). . realworldtech.com. Архів оригіналу за 26 травня 2020. Процитовано 2014-12-08.mdy.2024.
David Kanter (2012-11-13.mdy.2024). . realworldtech.com. Архів оригіналу за 26 травня 2020. Процитовано 2014-12-08.mdy.2024.
Per Hammarlund (August 2013). (PDF). hotchips.org. с. 25. Архів оригіналу (PDF) за 5 липня 2016. Процитовано 2014-12-08.mdy.2024.

Посилання

Вікісховище має мультимедійні дані за темою: Блок генерації адреси

Блок генерації адрес у сім'ї Motorola DSP56K [ 4 березня 2016 у Wayback Machine.], Червень 2003, Motorola
Новий підхід до дизайну AGU в процесорі DSP [ 3 березня 2016 у Wayback Machine.], Листопад 2011, Kabiraj Sethi та Rutuparna Panda
Блок генерації адреси у додатках DSP [ 3 березня 2016 у Wayback Machine.], Вересень 2013, Andreas Ehliar
Комп'ютерні науки з азів, Частина 3. Архітектура комп'ютера [ 6 лютого 2016 у Wayback Machine.], Вересень 2013, Ian Wienand

[patent-1] Cornelis Van Berkel; Patrick Meuwissen (2006-01-12.mdy.2024). . google.com. Архів оригіналу за 18 квітня 2016. Процитовано 2014-12-08.mdy.2024.

[dsp56300-family-2] (PDF). ecee.colorado.edu. 1999-09-16.mdy.2024. Архів оригіналу (PDF) за 29 березня 2018. Процитовано 2014-12-08.mdy.2024.

[pentium-4-3] Darek Mihocka (2000-12-27.mdy.2024). . emulators.com. Архів оригіналу за 11 лютого 2020. Процитовано 2014-12-08.mdy.2024.

[rw1-4] David Kanter (2010-09-25.mdy.2024). . realworldtech.com. Архів оригіналу за 26 травня 2020. Процитовано 2014-12-08.mdy.2024.

[rw2-5] David Kanter (2012-11-13.mdy.2024). . realworldtech.com. Архів оригіналу за 26 травня 2020. Процитовано 2014-12-08.mdy.2024.

[hc-6] Per Hammarlund (August 2013). (PDF). hotchips.org. с. 25. Архів оригіналу (PDF) за 5 липня 2016. Процитовано 2014-12-08.mdy.2024.