Azərbaycanca
Беларускі
Dansk
Deutsch
Española
Français
Indonesia
Italiana
日本語
Қазақ
Lietuvos
Nederlands
Português
Русский
සිංහල
แบบไทย
Türkçe
Українська
中國人
United State
Afrikaans
VHDL (англ. VHSIC (Very high speed integrated circuits) Hardware Description Language) — мова опису апаратури інтегральних схем. Мова проектування VHDL є базовою мовою при розробці апаратури сучасних обчислювальних систем.
| VHDL | |
|---|---|
 | |
| Парадигма | паралельна |
| Дата появи | 1983 |
| Останній реліз | IEEE 1076-2019[1] |
| Система типізації | сильна |
| Під впливом від | Ada, Verilog |
| Звичайні розширення файлів | .VHD |
| Вебсайт | vhdl.org |
| |
Мова VHDL створена як засіб опису цифрових систем, однак існує підмножина мови — VHDL AMS (аналогових та змішаних сигналів), що дозволяє описувати як чисто аналогові, так і змішані, цифро-аналогові схеми.
Історія
Мову VHDL було розроблено в 1983 р. на замовлення Міністерства оборони США з метою формального опису логічних схем для всіх етапів розробки електронних систем, починаючи модулями мікросхем і закінчуючи великими обчислювальними системами.
Спочатку мова призначалася для моделювання, але пізніше з неї було виділено підмножину, яка синтезується. Написання моделі на цій підмножині дозволяє автоматично синтезувати схеми, функціонально еквівалентні вихідній моделі. Засобами мови VHDL можливе проектування на різних рівнях абстракції (поведінковому або алгоритмічному, регістрових передач, структурному), відповідно до технічного завдання і уподобань розробника. У мову закладено можливість ієрархічного проектування, яка максимально реалізує себе в екстремально великих проектах за участю великої групи розробників. Можливо виділити наступні три складові частини мови: алгоритмічну — засновану на мовах Ada і Паскаль, що додає мові VHDL властивості мов програмування; проблемно орієнтовану, яка і перетворює VHDL на мову опису апаратури; і об'єктно-орієнтовану, яка інтенсивно розвивається останнім часом.
Стандартами 1987, 1991, 1993, 1996, 1997, 1999, 2000, 2002 і 2008 років закріплені багато удосконалень мови. Так, наприклад, починаючи зі стандарту VHDL-2000, мова набуває основ об'єктно-орієнтованої парадигми. Стандарт VHDL-93 є останнім повністю підтримуваним засобами САПР стандартом.[]
Стандарти
- IEEE Std 1076–2002 IEEE Standard VHDL Language Reference Manual
- Sponsor: Design Automation Standards Committee of the IEEE Computer Society,
- Approved: 26 July 2002, American National Standards Institute,
- Approved: 21 March 2002, IEEE-SA Standards Board
- IEEE Std 1076–2008 IEEE Standard VHDL Language Reference Manual
- Approved: 26 September 2008 IEEE SA-Standards Board
- ГОСТ Р 50754-95 Мова опису апаратури цифрових систем VHDL. Опис мови.
Верифікація у VHDL
На основі мови VHDL'2008 розроблена система верифікації цифрових функціональних блоків OS-VVM, яка дозволяє реалізувати функціональне покриття і керовану генерацію псевдовипадкових тестів. У рамках OS-VVM написано кілька VHDL пакетів з відкритими вихідними кодами, які дозволяють досить просто виконувати генерацію псевдовипадкових тестів і інтелектуальне функціональне покриття в своїх проектах, використовуючи функції, описані в пропонованих пакетах CoveragePkg і RandomPkg. OS-VVM надає аналогічні можливості, які існують в інших мовах верифікації (SystemVerilog або електронній).
Відкрите апаратне забезпечення, що використовує VHDL
На мові VHDL створені описи відкритих мікропроцесорів ERC32 (SPARC V7) і LEON (SPARC V8). Початковий код доступний під ліцензіями LGPL і GPL відповідно.
Див. також
Джерела
- https://ieeexplore.ieee.org/document/8938196
- (англ.). Архів оригіналу за 20 September 2012.
Література
- Поляков А. К. Языки VHDL и Verilog в проектировании цифровой аппаратуры. — М.: СОЛОН-Пресс, 2003. — 320 с.: ил. — (Серия «Системы проектирования»). — (рос.)
- Каршенбойм И., Косткин М. Шпаргалка для перехода от AHDL к VHDL. [ 18 жовтня 2011 у Wayback Machine.] — Компоненты и технологии № 1, 2003. (рос.)
- Стешенко В. Б. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. — М.: ДОДЭКА, 2000. — 128 с. — . (рос.)
- (рос.)
- VHDL и ПЛИС — просто о сложном [ 20 січня 2019 у Wayback Machine.] (рос.)
 | Це незавершена стаття про інформаційні технології. Ви можете проєкту, виправивши або дописавши її. |
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
VHDL angl VHSIC Very high speed integrated circuits Hardware Description Language mova opisu aparaturi integralnih shem Mova proektuvannya VHDL ye bazovoyu movoyu pri rozrobci aparaturi suchasnih obchislyuvalnih sistem VHDLParadigmaparalelnaData poyavi1983Ostannij relizIEEE 1076 2019 1 Sistema tipizaciyisilnaPid vplivom vidAda VerilogZvichajni rozshirennya fajliv VHDVebsajtvhdl org Mediafajli u Vikishovishi Mova VHDL stvorena yak zasib opisu cifrovih sistem odnak isnuye pidmnozhina movi VHDL AMS analogovih ta zmishanih signaliv sho dozvolyaye opisuvati yak chisto analogovi tak i zmishani cifro analogovi shemi IstoriyaMovu VHDL bulo rozrobleno v 1983 r na zamovlennya Ministerstva oboroni SShA z metoyu formalnogo opisu logichnih shem dlya vsih etapiv rozrobki elektronnih sistem pochinayuchi modulyami mikroshem i zakinchuyuchi velikimi obchislyuvalnimi sistemami Spochatku mova priznachalasya dlya modelyuvannya ale piznishe z neyi bulo vidileno pidmnozhinu yaka sintezuyetsya Napisannya modeli na cij pidmnozhini dozvolyaye avtomatichno sintezuvati shemi funkcionalno ekvivalentni vihidnij modeli Zasobami movi VHDL mozhlive proektuvannya na riznih rivnyah abstrakciyi povedinkovomu abo algoritmichnomu registrovih peredach strukturnomu vidpovidno do tehnichnogo zavdannya i upodoban rozrobnika U movu zakladeno mozhlivist iyerarhichnogo proektuvannya yaka maksimalno realizuye sebe v ekstremalno velikih proektah za uchastyu velikoyi grupi rozrobnikiv Mozhlivo vidiliti nastupni tri skladovi chastini movi algoritmichnu zasnovanu na movah Ada i Paskal sho dodaye movi VHDL vlastivosti mov programuvannya problemno oriyentovanu yaka i peretvoryuye VHDL na movu opisu aparaturi i ob yektno oriyentovanu yaka intensivno rozvivayetsya ostannim chasom Standartami 1987 1991 1993 1996 1997 1999 2000 2002 i 2008 rokiv zakripleni bagato udoskonalen movi Tak napriklad pochinayuchi zi standartu VHDL 2000 mova nabuvaye osnov ob yektno oriyentovanoyi paradigmi Standart VHDL 93 ye ostannim povnistyu pidtrimuvanim zasobami SAPR standartom dzherelo StandartiIEEE Std 1076 2002 IEEE Standard VHDL Language Reference ManualSponsor Design Automation Standards Committee of the IEEE Computer Society Approved 26 July 2002 American National Standards Institute Approved 21 March 2002 IEEE SA Standards BoardIEEE Std 1076 2008 IEEE Standard VHDL Language Reference ManualApproved 26 September 2008 IEEE SA Standards BoardGOST R 50754 95 Mova opisu aparaturi cifrovih sistem VHDL Opis movi Verifikaciya u VHDLNa osnovi movi VHDL 2008 rozroblena sistema verifikaciyi cifrovih funkcionalnih blokiv OS VVM yaka dozvolyaye realizuvati funkcionalne pokrittya i kerovanu generaciyu psevdovipadkovih testiv U ramkah OS VVM napisano kilka VHDL paketiv z vidkritimi vihidnimi kodami yaki dozvolyayut dosit prosto vikonuvati generaciyu psevdovipadkovih testiv i intelektualne funkcionalne pokrittya v svoyih proektah vikoristovuyuchi funkciyi opisani v proponovanih paketah CoveragePkg i RandomPkg OS VVM nadaye analogichni mozhlivosti yaki isnuyut v inshih movah verifikaciyi SystemVerilog abo elektronnij Vidkrite aparatne zabezpechennya sho vikoristovuye VHDLNa movi VHDL stvoreni opisi vidkritih mikroprocesoriv ERC32 SPARC V7 i LEON SPARC V8 Pochatkovij kod dostupnij pid licenziyami LGPL i GPL vidpovidno Div takozhKonstruyuvannya mikroshem Formalna verifikaciya Fizichna verifikaciyaDzherelahttps ieeexplore ieee org document 8938196 angl Arhiv originalu za 20 September 2012 LiteraturaPolyakov A K Yazyki VHDL i Verilog v proektirovanii cifrovoj apparatury M SOLON Press 2003 320 s il Seriya Sistemy proektirovaniya ISBN 5 98003 016 6 ros Karshenbojm I Kostkin M Shpargalka dlya perehoda ot AHDL k VHDL 18 zhovtnya 2011 u Wayback Machine Komponenty i tehnologii 1 2003 ros Steshenko V B PLIS firmy ALTERA proektirovanie ustrojstv obrabotki signalov M DODEKA 2000 128 s ISBN 5 94020 001 X ros ros VHDL i PLIS prosto o slozhnom 20 sichnya 2019 u Wayback Machine ros Ce nezavershena stattya pro informacijni tehnologiyi Vi mozhete dopomogti proyektu vipravivshi abo dopisavshi yiyi