OpenVera - це мова верифікації апаратури, розроблена компанією Synopsys. OpenVera є сумісністною, відкритою мовою верифікації апаратури для створення TestBench. Мова OpenVera була використана як основа для розширених функцій верифікації в IEEE Std. 1800 SystemVerilog та використовується в напівпровідниковій, системній, ТІМС та EDA галузях. Довідковий посібник з мови OpenVera (LRM - language reference manual) можна отримати безкоштовно, але модифікації мови повинні пройти через Synopsys.
Для специфікації поведінки OpenVera має спеціальну мову формулювання темпоральних тверджень яка називається OVA (OpenVera assertions). Семантика темпоральних тверджень формально базується на теоріях регулярних виразів та лінійної темпоральної логіки. Ці дві теорії забезпечують потужні засоби для вираження загальних апаратних дій, таких як послідовності, інваріанти та операції скінчених автоматів.
Темпоральні твердження неявно та одночасно розраховуютья протягом усієї верифікації. Кожне твердження оцінюється на кожному кроці, а його стан оновлюється станом моделювання. Якщо твердження завершено, то його результат може бути зареєстрований та відображений на інтерфейсі користувача. При цій неявній оцінці будь-які накладні витрати на початок, обробку та оцінку тверджень є звичайною особливістю і не вимагають від користувача будь-яких дій.
Постачальники, що підтримують OpenVera
Див. також
- е (мова верефікації)
- SystemVerilog
Джерела
- Иванников В.П. Использование контрактных спецификаций для представления требований и функционального тестирования моделей аппаратуры / Камкин А.С., Косачев А.С., Кулямин В.В., Петренко А.К. // Программирование : журнал. — 2007. — Т. 33, № 5. — С. 47-62. — ISSN 0132-3474.
- Зайченко С.А. Аспекты синхронизации в системе верификации System-on-Chip на основе темпоральных ассерций / Хаханов В.И. // Автоматизированные системы управления и приборы автоматики : журнал. — 2008. — Вып. 142. — С. 14-28. — ISSN 0135-1710.
Посилання
- Вебсайт OpenVera [ 16 червня 2012 у Wayback Machine.][недоступне посилання з 12.01.2020 — історія]
- Підручник ASIC World Vera [ 25 квітня 2013 у Wayback Machine.]
- Підручник Open Vera [ 7 липня 2011 у Wayback Machine.]
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
OpenVera ce mova verifikaciyi aparaturi rozroblena kompaniyeyu Synopsys OpenVera ye sumisnistnoyu vidkritoyu movoyu verifikaciyi aparaturi dlya stvorennya TestBench Mova OpenVera bula vikoristana yak osnova dlya rozshirenih funkcij verifikaciyi v IEEE Std 1800 SystemVerilog ta vikoristovuyetsya v napivprovidnikovij sistemnij TIMS ta EDA galuzyah Dovidkovij posibnik z movi OpenVera LRM language reference manual mozhna otrimati bezkoshtovno ale modifikaciyi movi povinni projti cherez Synopsys Dlya specifikaciyi povedinki OpenVera maye specialnu movu formulyuvannya temporalnih tverdzhen yaka nazivayetsya OVA OpenVera assertions Semantika temporalnih tverdzhen formalno bazuyetsya na teoriyah regulyarnih viraziv ta linijnoyi temporalnoyi logiki Ci dvi teoriyi zabezpechuyut potuzhni zasobi dlya virazhennya zagalnih aparatnih dij takih yak poslidovnosti invarianti ta operaciyi skinchenih avtomativ Temporalni tverdzhennya neyavno ta odnochasno rozrahovuyutya protyagom usiyeyi verifikaciyi Kozhne tverdzhennya ocinyuyetsya na kozhnomu kroci a jogo stan onovlyuyetsya stanom modelyuvannya Yaksho tverdzhennya zaversheno to jogo rezultat mozhe buti zareyestrovanij ta vidobrazhenij na interfejsi koristuvacha Pri cij neyavnij ocinci bud yaki nakladni vitrati na pochatok obrobku ta ocinku tverdzhen ye zvichajnoyu osoblivistyu i ne vimagayut vid koristuvacha bud yakih dij Postachalniki sho pidtrimuyut OpenVeraSynopsysDiv takozhe mova verefikaciyi SystemVerilogDzherelaIvannikov V P Ispolzovanie kontraktnyh specifikacij dlya predstavleniya trebovanij i funkcionalnogo testirovaniya modelej apparatury Kamkin A S Kosachev A S Kulyamin V V Petrenko A K Programmirovanie zhurnal 2007 T 33 5 S 47 62 ISSN 0132 3474 Zajchenko S A Aspekty sinhronizacii v sisteme verifikacii System on Chip na osnove temporalnyh assercij Hahanov V I Avtomatizirovannye sistemy upravleniya i pribory avtomatiki zhurnal 2008 Vyp 142 S 14 28 ISSN 0135 1710 PosilannyaVebsajt OpenVera 16 chervnya 2012 u Wayback Machine nedostupne posilannya z 12 01 2020 istoriya Pidruchnik ASIC World Vera 25 kvitnya 2013 u Wayback Machine Pidruchnik Open Vera 7 lipnya 2011 u Wayback Machine