Azərbaycanca AzərbaycancaБеларускі БеларускіDansk DanskDeutsch DeutschEspañola EspañolaFrançais FrançaisIndonesia IndonesiaItaliana Italiana日本語 日本語Қазақ ҚазақLietuvos LietuvosNederlands NederlandsPortuguês PortuguêsРусский Русскийසිංහල සිංහලแบบไทย แบบไทยTürkçe TürkçeУкраїнська Українська中國人 中國人United State United StateAfrikaans Afrikaans
Підтримка
www.wikidata.uk-ua.nina.az

LatticeMico32 32 розрядне програмне ядро процесора розроблене компанією і оптимізоване для FPGA Процесор має гарвардську

LatticeMico32

LatticeMico32

LatticeMico32 — 32-розрядне програмне ядро процесора, розроблене компанією і оптимізоване для FPGA. Процесор має гарвардську архітектуру з розділеними шинами команд і даних. При потребі об'єднання шин може використовуватись спеціальний арбітр.

LatticeMico32
Розробка
Розрядність32-bit
Поява2006
Тип архітектуриRISC
Інструкції32-розрядні
Реалізація переходів«порівняти і перейти»
Порядок байтівbig-endian
Розширеннявизначаються проектантом
Відкритий дизайнтак
Регістри
32

Ліцензія на LatticeMico32 є вільною[], що означає можливість легального використання програмного ядра з будь-якою мікросхемою FPGA (не лише виробництва Lattice) або ASIC, а також у програмних емуляторах (таких, як QEMU). Як приклади апаратних платформ для Mico32 можна назвати FPGA Xilinx і Altera.

Опис ядра процесора і всі інструменти розробки доступні у форматі з відкритим початковим кодом. Таким чином, будь-хто може при потребі вносити зміни у архітектуру процесора.

Приклади використання

Рудольфом Мареком (чеськ. Rudolf Marek) було з'ясовано, що ядро LatticeMico32 вбудоване у деякі процесори AMD (сімейства 15h і 16h).

Особливості архітектури

  • Архітектура RISC load/store
  • 6-стадійний конвеєр
  • 32-розрядна внутрішня шина даних
  • 32-розрядні (тобто, 4-байтові) інструкції
  • 32 регістри процесора загального призначення (регістр R0, як правило, повертає нуль, але може бути сконфігурований і для інших значень)
  • До 32 зовнішніх переривань
  • Конфігурований набір команд; інструкції, що визначаються користувачем
  • Опційні кеші з можливістю конфігурування
  • Опційно конвеєризована пам'ять[]
  • Два інтерфейси [en] для пам'яті (один лише для читання — для шини команд, другий для читання і запису — для шини даних і периферії)
  • Ввід/вивід з відображенням на пам'ять

Програмні інструменти

Наступні програмні інструменти можуть використовуватися для розробки програм для LatticeMico32:

Див. також

    Джерела

    1. . 27 грудня 2014. Архів оригіналу за 4 вересня 2018. Процитовано 13 серпня 2019.

    Посилання

    • Lattice's LatticeMico32 web site [ 13 серпня 2019 у Wayback Machine.]
    • uCLinux port to the Milkymist SoC (that uses LatticeMico32)
    • (OSEK/VDX API) porting for LatticeMico32
    • LatticeMico32 emulator in JavaScript [ 27 квітня 2019 у Wayback Machine.] (cf. 's jslinux)

    Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет

    LatticeMico32 32 rozryadne programne yadro procesora rozroblene kompaniyeyu i optimizovane dlya FPGA Procesor maye garvardsku arhitekturu z rozdilenimi shinami komand i danih Pri potrebi ob yednannya shin mozhe vikoristovuvatis specialnij arbitr LatticeMico32RozrobkaRozryadnist32 bitPoyava2006Tip arhitekturiRISCInstrukciyi32 rozryadniRealizaciya perehodiv porivnyati i perejti Poryadok bajtivbig endianRozshirennyaviznachayutsya proektantomVidkritij dizajntakRegistri32 Licenziya na LatticeMico32 ye vilnoyu yaka sho oznachaye mozhlivist legalnogo vikoristannya programnogo yadra z bud yakoyu mikroshemoyu FPGA ne lishe virobnictva Lattice abo ASIC a takozh u programnih emulyatorah takih yak QEMU Yak prikladi aparatnih platform dlya Mico32 mozhna nazvati FPGA Xilinx i Altera Opis yadra procesora i vsi instrumenti rozrobki dostupni u formati z vidkritim pochatkovim kodom Takim chinom bud hto mozhe pri potrebi vnositi zmini u arhitekturu procesora Prikladi vikoristannyaRudolfom Marekom chesk Rudolf Marek bulo z yasovano sho yadro LatticeMico32 vbudovane u deyaki procesori AMD simejstva 15h i 16h Osoblivosti arhitekturiArhitektura RISC load store 6 stadijnij konveyer 32 rozryadna vnutrishnya shina danih 32 rozryadni tobto 4 bajtovi instrukciyi 32 registri procesora zagalnogo priznachennya registr R0 yak pravilo povertaye nul ale mozhe buti skonfigurovanij i dlya inshih znachen Do 32 zovnishnih pererivan Konfigurovanij nabir komand instrukciyi sho viznachayutsya koristuvachem Opcijni keshi z mozhlivistyu konfiguruvannya Opcijno konveyerizovana pam yat sho ce Dva interfejsi en dlya pam yati odin lishe dlya chitannya dlya shini komand drugij dlya chitannya i zapisu dlya shini danih i periferiyi Vvid vivid z vidobrazhennyam na pam yatProgramni instrumentiNastupni programni instrumenti mozhut vikoristovuvatisya dlya rozrobki program dlya LatticeMico32 Kompilyatori z naboru GNU Compiler Collection LatticeMico32 pidtrimuyetsya pochinayuchi z versiyi GCC 4 5 0 Instrumenti GNU Binutils asembler komponuvalnik objcopy ta inshi programi LatticeMico32 pidtrimuyetsya z versiyi binutils 2 19 Znevadzhuvach GNU Debugger gdb Integrovane seredovishe rozrobki Eclipse Biblioteka funkcij C OS realnogo chasu RTEMS Operacijna sistemaDiv takozhDzherela 27 grudnya 2014 Arhiv originalu za 4 veresnya 2018 Procitovano 13 serpnya 2019 PosilannyaLattice s LatticeMico32 web site 13 serpnya 2019 u Wayback Machine uCLinux port to the Milkymist SoC that uses LatticeMico32 OSEK VDX API porting for LatticeMico32 LatticeMico32 emulator in JavaScript 27 kvitnya 2019 u Wayback Machine cf s jslinux

    Дата публікації:
    Топ