Active HDL середовище розробки моделювання та верифікації проєктів для програмованих логічних інтегральних схем розробле

Active-HDL — середовище розробки, моделювання та верифікації проєктів для програмованих логічних інтегральних схем, розроблене фірмою . Перша версія програмного забезпечення вийшла в 1997 році.

Програма дозволяє створювати описи пристроїв за допомогою мов опису апаратури, а також за допомогою структурних схем. Спочатку програма підтримувала тільки мову VHDL, але з часом додалася підтримка мов Verilog і SystemC.

Програма також дозволяє створювати графічні моделі кінцевих автоматів та конвертувати HDL опис в графічні структурні схеми і назад.

Програма забезпечена потужним ядром моделювання. Підтримується спільна робота з програмами MATLAB і Simulink.

Примітки

. Архів оригіналу за 21 березня 2016. Процитовано 25 березня 2016.
FPGA World News & file = article & sid = 131 Aldec releases Active-HDL 6.3 with integrated SystemC^{[недоступне посилання з вересня 2019]}
Aldec.com State Machine Editor Overview [ 14 червня 2010 у Wayback Machine.]
EMA Design Solutions Aldec Active HDL [ 6 січня 2011 у Wayback Machine.]

[1] . Архів оригіналу за 21 березня 2016. Процитовано 25 березня 2016.

[2] FPGA World News & file = article & sid = 131 Aldec releases Active-HDL 6.3 with integrated SystemC^{[недоступне посилання з вересня 2019]}

[3] Aldec.com State Machine Editor Overview [ 14 червня 2010 у Wayback Machine.]

[4] EMA Design Solutions Aldec Active HDL [ 6 січня 2011 у Wayback Machine.]