SystemC — мова проектування і верифікації моделей електронних пристроїв системного рівня, реалізована у вигляді бібліотеки з відкритим вихідним кодом. Бібліотека включає в себе ядро подієвого моделювання, що дозволяє отримати виконувану модель пристрою. Мова застосовується для побудови транзакційних і поведінкових моделей, а також для високорівневого синтезу.
Мова SystemC використовує ряд понять, схожих з тими, які мають мови опису апаратури VHDL і Verilog: інтерфейси, процеси, сигнали, наповненості, ієрархія модулів. Стандарт SystemC не вносить обмеження на використання мови C++ при описі моделей систем.
Розроблено чернетка стандарту на логічного синтез SystemC, метою якого є визначити підмножин мов С++ і SystemC, придатних для поведінкового і RTL синтезу.
Приклад програмного коду
#include "systemc.h" SC_MODULE(adder) // module (class) declaration { sc_in<int> a, b; // ports sc_out<int> sum; void do_add() // process { sum.write(a.read() + b.read()); //or just sum = a + b } SC_CTOR(adder) // constructor { SC_METHOD(do_add); // register do_add to kernel sensitive << a << b; // sensitivity list of do_add } };
Примітки
- . Архів оригіналу за 28 жовтня 2007. Процитовано 24 березня 2016.
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
SystemC mova proektuvannya i verifikaciyi modelej elektronnih pristroyiv sistemnogo rivnya realizovana u viglyadi C biblioteki z vidkritim vihidnim kodom Biblioteka vklyuchaye v sebe yadro podiyevogo modelyuvannya sho dozvolyaye otrimati vikonuvanu model pristroyu Mova zastosovuyetsya dlya pobudovi tranzakcijnih i povedinkovih modelej a takozh dlya visokorivnevogo sintezu Mova SystemC vikoristovuye ryad ponyat shozhih z timi yaki mayut movi opisu aparaturi VHDL i Verilog interfejsi procesi signali napovnenosti iyerarhiya moduliv Standart SystemC ne vnosit obmezhennya na vikoristannya movi C pri opisi modelej sistem Rozrobleno chernetka standartu na logichnogo sintez SystemC metoyu yakogo ye viznachiti pidmnozhin mov S i SystemC pridatnih dlya povedinkovogo i RTL sintezu Priklad programnogo kodu include systemc h SC MODULE adder module class declaration sc in lt int gt a b ports sc out lt int gt sum void do add process sum write a read b read or just sum a b SC CTOR adder constructor SC METHOD do add register do add to kernel sensitive lt lt a lt lt b sensitivity list of do add Primitki Arhiv originalu za 28 zhovtnya 2007 Procitovano 24 bereznya 2016