Azərbaycanca AzərbaycancaБеларускі БеларускіDansk DanskDeutsch DeutschEspañola EspañolaFrançais FrançaisIndonesia IndonesiaItaliana Italiana日本語 日本語Қазақ ҚазақLietuvos LietuvosNederlands NederlandsPortuguês PortuguêsРусский Русскийසිංහල සිංහලแบบไทย แบบไทยTürkçe TürkçeУкраїнська Українська中國人 中國人United State United StateAfrikaans Afrikaans
Підтримка
www.wikidata.uk-ua.nina.az

K10 x86 сумісна мікроархітектура центрального процесора розроблена корпорацією Advanced Micro Devices K10hРоки виробницт

AMD K10

AMD K10

K10 — x86 сумісна мікроархітектура центрального процесора, розроблена корпорацією Advanced Micro Devices.

K10h
Роки виробництва:з кінця 2007 по 2012
Виробник(и):Advanced Micro Devices
Макс. частота CPU:1700 МГц – 3700 МГц
Частота FSB:1000 МГц – 2000 МГц
Техпроцес:65 нм – 45 нм
Набір команд:x86-64
Попередник:AMD K8
Наступник:
Роз'єм(и):
Назва ядра:
image
Мікроархітектура AMD K10

Перша згадка про мікроархітектуру наступного покоління з'явилося в 2003 році, на форумі Microprocessor Forum 2003. На ньому зазначалося, що в нову мікроархітектуру буде покладена багатоядерність процесорів, які будуть працювати на тактових частотах до 10 ГГц. Пізніше тактові частоти були в кілька разів занижені. Перші офіційні згадки AMD про розробку чотириядерних процесорів з'явилися в травні 2006 в дорожній карті до 2009 року.

Правда, тоді нова мікроархітектура значилася під кодовим найменуванням AMD K8L, і тільки в лютому 2007 року було затверджено остаточне найменування AMD K10.

Процесори, засновані на поліпшеній архітектурі AMD K8, повинні були стати першими чотириядерними процесорами AMD, а також першими процесорами на ринку, в якому всі 4 ядра розташовані на одному кристалі (раніше ходили чутки про появу чотириядерного процесора AMD, що являє собою два двоядерних кристали Opteron). Інші особливості: поновлення протоколу Hyper-Transport до версії 3.0, загальний для всіх ядер кеш L3, а також перспективна підтримка контролером пам'яті DDR3. Самі ядра також були модернізовані в порівнянні з ядрами AMD K8.

Архітектура Direct Connect Architecture

  • Дозволяє збільшити продуктивність і ефективність шляхом прямого з'єднання контролера пам'яті і каналу введення / виводу з ядром.
  • Розроблена для одночасного виконання як 32-бітових, так і 64-бітових обчислень.
  • Інтеграція контролера пам'яті стандарту DDR2 (аж до режиму 533 (1066) МГц, а також з перспективною підтримкою DDR3)

Переваги:

  • Збільшення продуктивності додатків шляхом скорочення затримок при зверненні до пам'яті
  • Розподіляє смугу пропускання пам'яті залежно від запитів
  • Технологія Hyper-Transport забезпечує з'єднання на піковій швидкості до 16,0 ГБ/с для запобігання затримок

AMD Balanced Smart Cache

Загальний для всіх ядер кеш L3 об'ємом 2 МБ на додаток до 512 КБ кешу L2 для кожного ядра. Перевага — скорочення затримок при зверненні до часто використовуваних даних для збільшення продуктивності.

AMD Wide Floating Point Accelerator

128-бітний FPU для кожного ядра. Перевага — прискорення вибірки та обробки даних в обчисленнях з рухомою комою.

HyperTransport

  • Один 16-бітний канал зі швидкістю 4000 Mt / s
  • З'єднання Hyper-Transport з піковою швидкістю до 8,0 ГБ / с і до 16,0 ГБ / с при роботі в режимі Hyper-Transport 3.0
  • До 33,1 ГБ /с сумарної пропускної спроможності між процесором і системою (з урахуванням шини Hyper-Transport і контролера пам'яті)

Перевага — швидкий доступ до системних ресурсів для збільшення продуктивності

Інтегрований контролер пам'яті

  • Інтегрований контролер пам'яті з високою пропускною здатністю і низькими затримками
  • Підтримка PC2-8500 (DDR2-1066); PC2-6400 (DDR2-800), PC2-5300 (DDR2-667), PC2-4200 (DDR2-533) і PC2-3200 (DDR2-400) небуферізованних модулів пам'яті
  • Підтримка 64-бітної DDR2 SDRAM
  • Пропускна здатність до 17.1 Гб / с.

Перевага — швидкий доступ до системних ресурсів для збільшення продуктивності

AMD-V

Технологія апаратної віртуалізації x86, схожа на Intel VT-x, але повністю несумісна з нею. Доповнення до AMD-V називається [en].

Cool'n'Quiet 2.0

  • Удосконалена система управління живленням, автоматично регулююча продуктивність процесора залежно від навантаження
  • Зниження споживання енергії і швидкості обертання кулера в режимі простою

CoolCore

  • Дозволяє знижувати енергоспоживання шляхом відключення невикористовуваних частин процесора.
  • Роздільна система для контролера пам'яті і логіки процесора дозволяє керувати напругою і відключати їх незалежно один від одного
  • Працює автоматично без необхідності підтримки з боку драйвера або BIOS
  • Дозволяє незалежно управляти частотами кожного ядра
  • Швидкість перемикання режимів роботи дорівнює одному такту процесорного ядра

TLB bug

Щодо процесорів Agena і Barcelona (AMD) часто згадується так званий TLB bug, або помилка TLB. Дана помилка зустрічається у всіх чотириядерних процесорах AMD ревізії B2 і може привести в дуже рідкісних випадках до непередбачуваної поведінки системи при високих навантаженнях. Дана помилка критична в серверному сегменті, що стало причиною припинення всіх поставок процесорів Barcelona (AMD) ревізії В2. Для настільних процесорів Phenom був запропонований TLB patch який запобігає виникненню помилки шляхом відключення частини логіки TLB. Даний патч, хоч і рятує від TLB bug але також негативно впливає на продуктивність. Помилка виправлена ​​в ревізії B3.

TDP і ACP

З виходом процесорів Opteron 3G на ядрі Barcelona компанія AMD ввела нову енергетичну характеристику під назвою ACP (Average CPU Power) — середній рівень енергоспоживання нових процесорів при навантаженні. AMD також продовжить вказувати і максимальний рівень енергоспоживання — TDP.

Технічні характеристики

  • техпроцес: 65нм SOI
  • площа ядра: 283 мм ²
  • кількість транзисторів: 450 млн
  • напруга: 1,05-1,38 В
  • Socket: (940 pin) / Socket F (1207 pin)

Див. також

Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет

K10 x86 sumisna mikroarhitektura centralnogo procesora rozroblena korporaciyeyu Advanced Micro Devices K10hRoki virobnictva z kincya 2007 po 2012Virobnik i Advanced Micro DevicesMaks chastota CPU 1700 MGc 3700 MGcChastota FSB 1000 MGc 2000 MGcTehproces 65 nm 45 nmNabir komand x86 64Poperednik AMD K8Nastupnik Roz yem i Socket AM2Socket AM2 Socket AM3Socket FNazva yadra SempronAthlonAthlon X2OpteronPhenomPhenom II Mikroarhitektura AMD K10 Persha zgadka pro mikroarhitekturu nastupnogo pokolinnya z yavilosya v 2003 roci na forumi Microprocessor Forum 2003 Na nomu zaznachalosya sho v novu mikroarhitekturu bude pokladena bagatoyadernist procesoriv yaki budut pracyuvati na taktovih chastotah do 10 GGc Piznishe taktovi chastoti buli v kilka raziv zanizheni Pershi oficijni zgadki AMD pro rozrobku chotiriyadernih procesoriv z yavilisya v travni 2006 v dorozhnij karti do 2009 roku Pravda todi nova mikroarhitektura znachilasya pid kodovim najmenuvannyam AMD K8L i tilki v lyutomu 2007 roku bulo zatverdzheno ostatochne najmenuvannya AMD K10 Procesori zasnovani na polipshenij arhitekturi AMD K8 povinni buli stati pershimi chotiriyadernimi procesorami AMD a takozh pershimi procesorami na rinku v yakomu vsi 4 yadra roztashovani na odnomu kristali ranishe hodili chutki pro poyavu chotiriyadernogo procesora AMD sho yavlyaye soboyu dva dvoyadernih kristali Opteron Inshi osoblivosti ponovlennya protokolu Hyper Transport do versiyi 3 0 zagalnij dlya vsih yader kesh L3 a takozh perspektivna pidtrimka kontrolerom pam yati DDR3 Sami yadra takozh buli modernizovani v porivnyanni z yadrami AMD K8 Arhitektura Direct Connect ArchitectureDozvolyaye zbilshiti produktivnist i efektivnist shlyahom pryamogo z yednannya kontrolera pam yati i kanalu vvedennya vivodu z yadrom Rozroblena dlya odnochasnogo vikonannya yak 32 bitovih tak i 64 bitovih obchislen Integraciya kontrolera pam yati standartu DDR2 azh do rezhimu 533 1066 MGc a takozh z perspektivnoyu pidtrimkoyu DDR3 Perevagi Zbilshennya produktivnosti dodatkiv shlyahom skorochennya zatrimok pri zvernenni do pam yati Rozpodilyaye smugu propuskannya pam yati zalezhno vid zapitiv Tehnologiya Hyper Transport zabezpechuye z yednannya na pikovij shvidkosti do 16 0 GB s dlya zapobigannya zatrimokAMD Balanced Smart CacheZagalnij dlya vsih yader kesh L3 ob yemom 2 MB na dodatok do 512 KB keshu L2 dlya kozhnogo yadra Perevaga skorochennya zatrimok pri zvernenni do chasto vikoristovuvanih danih dlya zbilshennya produktivnosti AMD Wide Floating Point Accelerator128 bitnij FPU dlya kozhnogo yadra Perevaga priskorennya vibirki ta obrobki danih v obchislennyah z ruhomoyu komoyu HyperTransportOdin 16 bitnij kanal zi shvidkistyu 4000 Mt s Z yednannya Hyper Transport z pikovoyu shvidkistyu do 8 0 GB s i do 16 0 GB s pri roboti v rezhimi Hyper Transport 3 0 Do 33 1 GB s sumarnoyi propusknoyi spromozhnosti mizh procesorom i sistemoyu z urahuvannyam shini Hyper Transport i kontrolera pam yati Perevaga shvidkij dostup do sistemnih resursiv dlya zbilshennya produktivnostiIntegrovanij kontroler pam yatiIntegrovanij kontroler pam yati z visokoyu propusknoyu zdatnistyu i nizkimi zatrimkami Pidtrimka PC2 8500 DDR2 1066 PC2 6400 DDR2 800 PC2 5300 DDR2 667 PC2 4200 DDR2 533 i PC2 3200 DDR2 400 nebuferizovannih moduliv pam yati Pidtrimka 64 bitnoyi DDR2 SDRAM Propuskna zdatnist do 17 1 Gb s Perevaga shvidkij dostup do sistemnih resursiv dlya zbilshennya produktivnostiAMD VTehnologiya aparatnoyi virtualizaciyi x86 shozha na Intel VT x ale povnistyu nesumisna z neyu Dopovnennya do AMD V nazivayetsya en Cool n Quiet 2 0Udoskonalena sistema upravlinnya zhivlennyam avtomatichno regulyuyucha produktivnist procesora zalezhno vid navantazhennya Znizhennya spozhivannya energiyi i shvidkosti obertannya kulera v rezhimi prostoyuCoolCoreDozvolyaye znizhuvati energospozhivannya shlyahom vidklyuchennya nevikoristovuvanih chastin procesora Rozdilna sistema dlya kontrolera pam yati i logiki procesora dozvolyaye keruvati naprugoyu i vidklyuchati yih nezalezhno odin vid odnogo Pracyuye avtomatichno bez neobhidnosti pidtrimki z boku drajvera abo BIOS Dozvolyaye nezalezhno upravlyati chastotami kozhnogo yadra Shvidkist peremikannya rezhimiv roboti dorivnyuye odnomu taktu procesornogo yadraTLB bugShodo procesoriv Agena i Barcelona AMD chasto zgaduyetsya tak zvanij TLB bug abo pomilka TLB Dana pomilka zustrichayetsya u vsih chotiriyadernih procesorah AMD reviziyi B2 i mozhe privesti v duzhe ridkisnih vipadkah do neperedbachuvanoyi povedinki sistemi pri visokih navantazhennyah Dana pomilka kritichna v servernomu segmenti sho stalo prichinoyu pripinennya vsih postavok procesoriv Barcelona AMD reviziyi V2 Dlya nastilnih procesoriv Phenom buv zaproponovanij TLB patch yakij zapobigaye viniknennyu pomilki shlyahom vidklyuchennya chastini logiki TLB Danij patch hoch i ryatuye vid TLB bug ale takozh negativno vplivaye na produktivnist Pomilka vipravlena v reviziyi B3 TDP i ACPZ vihodom procesoriv Opteron 3G na yadri Barcelona kompaniya AMD vvela novu energetichnu harakteristiku pid nazvoyu ACP Average CPU Power serednij riven energospozhivannya novih procesoriv pri navantazhenni AMD takozh prodovzhit vkazuvati i maksimalnij riven energospozhivannya TDP Tehnichni harakteristikitehproces 65nm SOI plosha yadra 283 mm kilkist tranzistoriv 450 mln napruga 1 05 1 38 V Socket AM2 940 pin Socket F 1207 pin Div takozhSpisok mikroprocesoriv AMD

Дата публікації:
Топ