Azərbaycanca AzərbaycancaБеларускі БеларускіDansk DanskDeutsch DeutschEspañola EspañolaFrançais FrançaisIndonesia IndonesiaItaliana Italiana日本語 日本語Қазақ ҚазақLietuvos LietuvosNederlands NederlandsPortuguês PortuguêsРусский Русскийසිංහල සිංහලแบบไทย แบบไทยTürkçe TürkçeУкраїнська Українська中國人 中國人United State United StateAfrikaans Afrikaans
Підтримка
www.wikidata.uk-ua.nina.az

Мережа на чипі чи мережі на чипі англ Network on Chip NoC або NOC методологія проектування багатоядерних інтегральних сх

Мережа на кристалі

Мережа на кристалі

Мережа на чипі чи мережі на чипі (англ. Network on Chip, NoC або NOC) — методологія проектування багатоядерних інтегральних схем (багаточипових модулів) для створення систем на кристалі (англ. System on chip, SoC) як сукупності чиплетів або ядер інтелектуальної власності (англ. Intellectual Property, IP) та підсистеми зв'язку між ними.

image
NoC з чиплетами

NoCs може охоплювати синхронні та асинхронні домени синхрочастот або використовувати асинхронну логіку. NoC покращує масштабованість SoC, а також енергетичну ефективність складних SoC у порівнянні з іншими конструкціями.

Паралельність та масштабованість

Високий рівень паралелізму в NoC досягається завдяки тому, що усі її вузли можуть працювати одночасно з різними пакетами даних. Тому, оскільки складність інтегрованих систем продовжує зростати, NoC забезпечує підвищену продуктивність (наприклад, пропускну здатність) і масштабованість у порівнянні з попередніми архітектурами зв'язку (наприклад, спеціальні сигнальні дротові з'єднання "точка-точка", спільні комп'ютерні шини або сегментовані комп'ютерні шини з мостами). Звичайно, алгоритми повинні бути розроблені таким чином, щоб вони пропонували великий паралелізм і, отже, могли використовувати потенціал NoC.

Переваги

Традиційно інтегральні схеми проектувалися з віддаленими точками з'єднання, з одним проводом, присвяченим кожному сигналу. Для систем на кристалі це має ряд обмежень з точки зору фізичного дизайну, оскільки дроти займають більшу частину площі мікросхеми. В технології NoC на основі нанометрового КМОП покращується як продуктивність, так і динамічна потужність з урахуванням того, що поширення сигналу в проводах на чипі вимагає кількох тактових циклів.

Дослідження мереж на чипі

image
Бездротова мережа (WiNoC) між шарами 3D мікросхеми

Технологія NoC застосовує мережеві теорії та методи комунікації на чипі та забезпечує помітні покращення у порівнянні з звичайними комп'ютерними шинами і перехресними з'єднаннями. Деякі дослідники вважають, що NoCs повинні підтримувати якість обслуговування (QoS), а саме досягнення різних вимог з точки зору пропускної спроможності, кінцевих затримок, справедливості та ліміту часу. Однією з причин надання підтримки QoS є обчислення в режимі реального часу, включаючи відтворення аудіо та відео. Тим не менш, поточні реалізації системи, такі як VxWorks, RTLinux або QNX, дозволяють досягти обчислень в режимі реального часу без спеціального устаткування. Це може свідчити про те, що для багатьох застосунків у режимі реального часу достатньою є якість обслуговування наявної інфраструктури внутрішнього з'єднання. Ще однією мотивацією до якості сервісу на рівні чипсетів є підтримка їх множини з поділом ресурсів багатоядерного чипу у загальнодоступній інфраструктурі обчислень. У таких випадках апаратна QOS логіка дає змогу надавати гарантії на рівень сервісу, який отримує чипсет.

Перший спеціалізований науково-дослідний симпозіум з мереж на чипі було проведено в Принстонському університеті в травні 2007 року. Другий IEEE Міжнародний симпозіум з мереж на чипі відбувся у квітні 2008 року в Ньюкаслському університеті.

Основними проблемами, що на них обговорювалися, були високі часові затримки передачі сигналів і енергетичні втрати у розгалуженій мережі ланцюгів при реалізації NoC за традиційною 2D топологією. Для розв'язання цих проблем пропонувалися різні методи — використання радіочастотних і оптичних хвилеводних ліній, а також тривимірної архітектури NoC. Зокрема, було проведено дослідження інтегральних оптичних хвилеводів для створення оптичних мереж на чипі (ONoC).

Однак усі ці технології мають серйозні недоліки. Висока інтеграція елементів NoC в тривимірному виконанні ускладнює відведення тепла з центральних областей чипсету та погіршує температурний режим при роботі на високих частотах. Завдання розміщення в SoC великої кількості оптичних хвилеводів і інтегрованих оптоелектронних пристроїв лишається технологічно складним, а для досягнення високої пропускної здатності радіочастотних ліній передачі необхідно мати масив високочастотних генераторів і фільтрів. Для подолання цих проблем було запропоновано бездротовий принцип передачі сигналів в NoC з використанням бездротових мереж на чипі (англ. Wireless Network on Chip, WiNoC).

При цьому може бути використано ємнісний або індуктивний зв'язок між шарами 3D чипсету та радіозв'язок між окремими ядрами SoC у тому числі за принципом MIMO.

Тестування

Розробка та дослідження NoC вимагають порівняння різних пропозицій та варіантів. Тому моделі NoC розробляються, щоб допомогти таким оцінкам. Існуючі контрольні показники «NoC» включають NoCBench та MCSL NoC Traffic Patterns.

IPU

Важливим елементом NoC є блок обробки з'єднання (англ. Interconnect processing unit, IPU). По суті, він забезпечує управління он-лайн мережею зв'язку (NoC) з апаратними та програмними компонентами, які спільно реалізують ключові функції різних моделей програмного забезпечення SoC за допомогою набору комунікаційних та синхронізованих примітивів і надають послуги платформи низького рівня.

Комерційні постачальники

Див. також

Примітки

  1. NoCS 2007 [ 1 вересня 2008 у Wayback Machine.] website.
  2. Слюсар, Д.; Слюсар, В. (2011). (PDF). Электроника: наука, технология, бизнес. 6: 74—83. Архів оригіналу (PDF) за 25 січня 2020. Процитовано 2 травня 2020.
  3. On-Chip Networks Bibliography[недоступне посилання]
  4. . Архів оригіналу за 23 вересня 2015. Процитовано 17 грудня 2017.
  5. . Архів оригіналу за 25 грудня 2017. Процитовано 17 грудня 2017.
  6. Marcello Coppola, Miltos D. Grammatikakis, Riccardo Locatelli, Giuseppe Maruccia, Lorenzo Pieralisi, «Design of Cost-Efficient Interconnect Processing Units: Spidergon STNoC», CRC Press, 2008,

Посилання

Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет

Merezha na chipi chi merezhi na chipi angl Network on Chip NoC abo NOC metodologiya proektuvannya bagatoyadernih integralnih shem bagatochipovih moduliv dlya stvorennya sistem na kristali angl System on chip SoC yak sukupnosti chipletiv abo yader intelektualnoyi vlasnosti angl Intellectual Property IP ta pidsistemi zv yazku mizh nimi NoC z chipletami NoCs mozhe ohoplyuvati sinhronni ta asinhronni domeni sinhrochastot abo vikoristovuvati asinhronnu logiku NoC pokrashuye masshtabovanist SoC a takozh energetichnu efektivnist skladnih SoC u porivnyanni z inshimi konstrukciyami Paralelnist ta masshtabovanistVisokij riven paralelizmu v NoC dosyagayetsya zavdyaki tomu sho usi yiyi vuzli mozhut pracyuvati odnochasno z riznimi paketami danih Tomu oskilki skladnist integrovanih sistem prodovzhuye zrostati NoC zabezpechuye pidvishenu produktivnist napriklad propusknu zdatnist i masshtabovanist u porivnyanni z poperednimi arhitekturami zv yazku napriklad specialni signalni drotovi z yednannya tochka tochka spilni komp yuterni shini abo segmentovani komp yuterni shini z mostami Zvichajno algoritmi povinni buti rozrobleni takim chinom shob voni proponuvali velikij paralelizm i otzhe mogli vikoristovuvati potencial NoC PerevagiTradicijno integralni shemi proektuvalisya z viddalenimi tochkami z yednannya z odnim provodom prisvyachenim kozhnomu signalu Dlya sistem na kristali ce maye ryad obmezhen z tochki zoru fizichnogo dizajnu oskilki droti zajmayut bilshu chastinu ploshi mikroshemi V tehnologiyi NoC na osnovi nanometrovogo KMOP pokrashuyetsya yak produktivnist tak i dinamichna potuzhnist z urahuvannyam togo sho poshirennya signalu v provodah na chipi vimagaye kilkoh taktovih cikliv Doslidzhennya merezh na chipiBezdrotova merezha WiNoC mizh sharami 3D mikroshemi Tehnologiya NoC zastosovuye merezhevi teoriyi ta metodi komunikaciyi na chipi ta zabezpechuye pomitni pokrashennya u porivnyanni z zvichajnimi komp yuternimi shinami i perehresnimi z yednannyami Deyaki doslidniki vvazhayut sho NoCs povinni pidtrimuvati yakist obslugovuvannya QoS a same dosyagnennya riznih vimog z tochki zoru propusknoyi spromozhnosti kincevih zatrimok spravedlivosti ta limitu chasu Odniyeyu z prichin nadannya pidtrimki QoS ye obchislennya v rezhimi realnogo chasu vklyuchayuchi vidtvorennya audio ta video Tim ne mensh potochni realizaciyi sistemi taki yak VxWorks RTLinux abo QNX dozvolyayut dosyagti obchislen v rezhimi realnogo chasu bez specialnogo ustatkuvannya Ce mozhe svidchiti pro te sho dlya bagatoh zastosunkiv u rezhimi realnogo chasu dostatnoyu ye yakist obslugovuvannya nayavnoyi infrastrukturi vnutrishnogo z yednannya She odniyeyu motivaciyeyu do yakosti servisu na rivni chipsetiv ye pidtrimka yih mnozhini z podilom resursiv bagatoyadernogo chipu u zagalnodostupnij infrastrukturi obchislen U takih vipadkah aparatna QOS logika daye zmogu nadavati garantiyi na riven servisu yakij otrimuye chipset Pershij specializovanij naukovo doslidnij simpozium z merezh na chipi bulo provedeno v Prinstonskomu universiteti v travni 2007 roku Drugij IEEE Mizhnarodnij simpozium z merezh na chipi vidbuvsya u kvitni 2008 roku v Nyukaslskomu universiteti Osnovnimi problemami sho na nih obgovoryuvalisya buli visoki chasovi zatrimki peredachi signaliv i energetichni vtrati u rozgaluzhenij merezhi lancyugiv pri realizaciyi NoC za tradicijnoyu 2D topologiyeyu Dlya rozv yazannya cih problem proponuvalisya rizni metodi vikoristannya radiochastotnih i optichnih hvilevodnih linij a takozh trivimirnoyi arhitekturi NoC Zokrema bulo provedeno doslidzhennya integralnih optichnih hvilevodiv dlya stvorennya optichnih merezh na chipi ONoC Odnak usi ci tehnologiyi mayut serjozni nedoliki Visoka integraciya elementiv NoC v trivimirnomu vikonanni uskladnyuye vidvedennya tepla z centralnih oblastej chipsetu ta pogirshuye temperaturnij rezhim pri roboti na visokih chastotah Zavdannya rozmishennya v SoC velikoyi kilkosti optichnih hvilevodiv i integrovanih optoelektronnih pristroyiv lishayetsya tehnologichno skladnim a dlya dosyagnennya visokoyi propusknoyi zdatnosti radiochastotnih linij peredachi neobhidno mati masiv visokochastotnih generatoriv i filtriv Dlya podolannya cih problem bulo zaproponovano bezdrotovij princip peredachi signaliv v NoC z vikoristannyam bezdrotovih merezh na chipi angl Wireless Network on Chip WiNoC Pri comu mozhe buti vikoristano yemnisnij abo induktivnij zv yazok mizh sharami 3D chipsetu ta radiozv yazok mizh okremimi yadrami SoC u tomu chisli za principom MIMO TestuvannyaRozrobka ta doslidzhennya NoC vimagayut porivnyannya riznih propozicij ta variantiv Tomu modeli NoC rozroblyayutsya shob dopomogti takim ocinkam Isnuyuchi kontrolni pokazniki NoC vklyuchayut NoCBench ta MCSL NoC Traffic Patterns IPUVazhlivim elementom NoC ye blok obrobki z yednannya angl Interconnect processing unit IPU Po suti vin zabezpechuye upravlinnya on lajn merezheyu zv yazku NoC z aparatnimi ta programnimi komponentami yaki spilno realizuyut klyuchovi funkciyi riznih modelej programnogo zabezpechennya SoC za dopomogoyu naboru komunikacijnih ta sinhronizovanih primitiviv i nadayut poslugi platformi nizkogo rivnya Komercijni postachalnikiNetSpeed Systems 18 grudnya 2017 u Wayback Machine Arteris 25 grudnya 2017 u Wayback Machine Sonics 14 zhovtnya 2017 u Wayback Machine Aims Technology Inc 25 bereznya 2015 u Wayback Machine Div takozhElectronic design automation EDA Integrated circuit design MPSoC manycore Sistema na kristaliPrimitkiNoCS 2007 1 veresnya 2008 u Wayback Machine website Slyusar D Slyusar V 2011 PDF Elektronika nauka tehnologiya biznes 6 74 83 Arhiv originalu PDF za 25 sichnya 2020 Procitovano 2 travnya 2020 On Chip Networks Bibliography nedostupne posilannya Arhiv originalu za 23 veresnya 2015 Procitovano 17 grudnya 2017 Arhiv originalu za 25 grudnya 2017 Procitovano 17 grudnya 2017 Marcello Coppola Miltos D Grammatikakis Riccardo Locatelli Giuseppe Maruccia Lorenzo Pieralisi Design of Cost Efficient Interconnect Processing Units Spidergon STNoC CRC Press 2008 ISBN 978 1 4200 4471 3PosilannyaDATE 2006 workshop on NoC 19 lipnya 2011 u Wayback Machine NoCS 2007 The 1st ACM IEEE International Symposium on Networks on Chip 1 veresnya 2008 u Wayback Machine NoCS 2008 The 2nd IEEE International Symposium on Networks on Chip 16 zhovtnya 2007 u Wayback Machine Cristian Grecu Andre Ivanov Partha Pande Axel Jantsch Erno Salminen Umit Ogras Radu Marculescu An Initiative towards Open Network on Chip Benchmarks OCP Ip white paper 2007 Online http www ocpip org uploads documents NoC Benchmarks WhitePaper 15 pdf 21 sichnya 2015 u Wayback Machine Jean Jacques Lecler Gilles Baillieu Design Automation for Embedded Systems Springer Application driven network on chip architecture exploration amp refinement for a complex SoC June 2011 Volume 15 Issue 2 pp 133 158 doi 10 1007 s10617 011 9075 5 Online http www arteris com hs fs hub 48858 file 14363521 pdf docs springer appdrivennocarchitecture8 5x11 pdf 5 zhovtnya 2018 u Wayback Machine

Дата публікації:
Топ