Azərbaycanca
Беларускі
Dansk
Deutsch
Española
Français
Indonesia
Italiana
日本語
Қазақ
Lietuvos
Nederlands
Português
Русский
සිංහල
แบบไทย
Türkçe
Українська
中國人
United State
Afrikaans
| Ця стаття є сирим з англійської мови. Можливо, вона створена за допомогою машинного перекладу або перекладачем, який недостатньо володіє обома мовами. (січень 2018) |
Розміщення і трасування (англ. place and route) — етап у розробці друкованих плат, інтегральних мікросхем та FPGA. Як випливає з назви, воно складається з двох етапів, розміщення та маршрутизації. Перший крок, розміщення, включає в себе вирішення, де розмістити всі електронні компоненти, схеми та логічні елементи в загальному обмеженому обсязі простору. Далі слідує маршрутизація, яка вирішує точний дизайн всіх проводів, необхідних для підключення розміщених компонентів. Цей крок повинен реалізувати всі потрібні підключення, дотримуючись правил та обмежень процесу виробництва.
Місце та маршрут використовується в декількох контекстах:
- Печатні плати, під час яких компоненти графічно розміщуються на дошці та проводяться між ними
- Інтегральні мікросхеми, під час яких макет більшого блоку ланцюга або всієї схеми створюється з макетів менших підблоків
- ПЛІС, під час яких логічні елементи розміщуються та взаємоз'єднуються в сітці FPGA
У всіх цих контекстах кінцевий результат під час оформлення та маршрутизації — це макет, геометричний опис розташування та обертання кожної частини та точний шлях кожного з них.
Інколи деякі люди називають все макетування процесу «місце і маршрут».
Друкована плата
Конструкція друкованої плати поставляється після створення схеми та створення ноутбука. Сгенерированный нетліст потім читається в інструмент макета і пов'язаний з відбитками частини з бібліотеки. Розподіл і маршрутизація тепер можна розпочати.
Розміщення та маршрутизація, як правило, здійснюється в два етапи. Спочатку розміщують компоненти, а потім маршрутизують з'єднання між компонентами. Розміщення компонентів не є абсолютним під час фази маршрутизації, оскільки воно все ще може бути змінено шляхом переміщення та обертання, особливо в конструкціях, що використовують більш складні компоненти, такі як FPGA або мікропроцесори. Їх велика кількість сигналів, а також їх потреба цілісності сигналу може потребувати оптимізації розміщення.
Отриманий дизайн потім виводиться у форматі Gerber RS-274X для завантаження в систему CAM виробника.
Програмована користувачем вентильна матриця
Процес розміщення та маршрутизації для FPGA, як правило, не виконує особа, але використовує інструмент, наданий постачальником FPGA або іншим виробником програмного забезпечення. Потреба в програмних засобах пов'язана з складністю схеми в межах ПЛІС та функцією, яку бажає виконавець дизайнер. Проєкти FPGA описуються за допомогою логічних схем, що містять мови цифрової логіки та опису апаратури, такі як VHDL та Verilog. Потім вони будуть викладені за допомогою автоматизованої процедури «Місце-маршрут» для створення розв'язки, яка буде використовуватися для взаємодії з частинами поза межами ПЛІС [1].
Інтегральні схеми
Стадія IC-маршрутизації та маршруту зазвичай починається з однієї або декількох схем, HDL-файлів або попередньо перенесених IP-ядер, або деякої комбінації всіх трьох. Він створює макет IC, який автоматично перетворюється на роботу маски у стандартному форматі GDS II або у форматі OASIS.
Історія
Остаточний компонування ранніх мікросхем та друкованих плат був збережений як стрічка з Рубіліта на прозорій плівці.
Поступово автоматизація електронного дизайну автоматизувала все більше і більше робочих місць і маршрутів. Спочатку це просто прискорило процес внесення безлічі невеликих редагувань, не витрачаючи багато часу на згортання та приклеювання стрічки. Пізніше перевірка правил дизайну прискорила процес перевірки найбільш поширених видів помилок. Пізніше автоматичні маршрутизатори прискорюють процес маршрутизації.
Деякі люди сподіваються, що подальше вдосконалення автозапуску та авторозпилювачів зрештою дадуть хороші макети без будь-якого ручного втручання людини. Подальша автоматизація призводить до ідеї кремнієвого компілятора.
Примітки
- . Printed Circuit Design and Fabrication. Архів оригіналу за 5 липня 2008. Процитовано 24 липня 2008.
- A. Kahng, J. Lienig, I. Markov, J. Hu: «VLSI Physical Design: From Graph Partitioning to Timing Closure», Springer (2011), , pp. 7-11.
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
Cya stattya ye sirim perekladom z anglijskoyi movi Mozhlivo vona stvorena za dopomogoyu mashinnogo perekladu abo perekladachem yakij nedostatno volodiye oboma movami Bud laska dopomozhit polipshiti pereklad sichen 2018 Rozmishennya i trasuvannya angl place and route etap u rozrobci drukovanih plat integralnih mikroshem ta FPGA Yak viplivaye z nazvi vono skladayetsya z dvoh etapiv rozmishennya ta marshrutizaciyi Pershij krok rozmishennya vklyuchaye v sebe virishennya de rozmistiti vsi elektronni komponenti shemi ta logichni elementi v zagalnomu obmezhenomu obsyazi prostoru Dali sliduye marshrutizaciya yaka virishuye tochnij dizajn vsih provodiv neobhidnih dlya pidklyuchennya rozmishenih komponentiv Cej krok povinen realizuvati vsi potribni pidklyuchennya dotrimuyuchis pravil ta obmezhen procesu virobnictva Misce ta marshrut vikoristovuyetsya v dekilkoh kontekstah Pechatni plati pid chas yakih komponenti grafichno rozmishuyutsya na doshci ta provodyatsya mizh nimi Integralni mikroshemi pid chas yakih maket bilshogo bloku lancyuga abo vsiyeyi shemi stvoryuyetsya z maketiv menshih pidblokiv PLIS pid chas yakih logichni elementi rozmishuyutsya ta vzayemoz yednuyutsya v sitci FPGA U vsih cih kontekstah kincevij rezultat pid chas oformlennya ta marshrutizaciyi ce maket geometrichnij opis roztashuvannya ta obertannya kozhnoyi chastini ta tochnij shlyah kozhnogo z nih Inkoli deyaki lyudi nazivayut vse maketuvannya procesu misce i marshrut Drukovana plataKonstrukciya drukovanoyi plati postavlyayetsya pislya stvorennya shemi ta stvorennya noutbuka Sgenerirovannyj netlist potim chitayetsya v instrument maketa i pov yazanij z vidbitkami chastini z biblioteki Rozpodil i marshrutizaciya teper mozhna rozpochati Rozmishennya ta marshrutizaciya yak pravilo zdijsnyuyetsya v dva etapi Spochatku rozmishuyut komponenti a potim marshrutizuyut z yednannya mizh komponentami Rozmishennya komponentiv ne ye absolyutnim pid chas fazi marshrutizaciyi oskilki vono vse she mozhe buti zmineno shlyahom peremishennya ta obertannya osoblivo v konstrukciyah sho vikoristovuyut bilsh skladni komponenti taki yak FPGA abo mikroprocesori Yih velika kilkist signaliv a takozh yih potreba cilisnosti signalu mozhe potrebuvati optimizaciyi rozmishennya Otrimanij dizajn potim vivoditsya u formati Gerber RS 274X dlya zavantazhennya v sistemu CAM virobnika Programovana koristuvachem ventilna matricyaProces rozmishennya ta marshrutizaciyi dlya FPGA yak pravilo ne vikonuye osoba ale vikoristovuye instrument nadanij postachalnikom FPGA abo inshim virobnikom programnogo zabezpechennya Potreba v programnih zasobah pov yazana z skladnistyu shemi v mezhah PLIS ta funkciyeyu yaku bazhaye vikonavec dizajner Proyekti FPGA opisuyutsya za dopomogoyu logichnih shem sho mistyat movi cifrovoyi logiki ta opisu aparaturi taki yak VHDL ta Verilog Potim voni budut vikladeni za dopomogoyu avtomatizovanoyi proceduri Misce marshrut dlya stvorennya rozv yazki yaka bude vikoristovuvatisya dlya vzayemodiyi z chastinami poza mezhami PLIS 1 Integralni shemiStadiya IC marshrutizaciyi ta marshrutu zazvichaj pochinayetsya z odniyeyi abo dekilkoh shem HDL fajliv abo poperedno perenesenih IP yader abo deyakoyi kombinaciyi vsih troh Vin stvoryuye maket IC yakij avtomatichno peretvoryuyetsya na robotu maski u standartnomu formati GDS II abo u formati OASIS IstoriyaOstatochnij komponuvannya rannih mikroshem ta drukovanih plat buv zberezhenij yak strichka z Rubilita na prozorij plivci Postupovo avtomatizaciya elektronnogo dizajnu avtomatizuvala vse bilshe i bilshe robochih misc i marshrutiv Spochatku ce prosto priskorilo proces vnesennya bezlichi nevelikih redaguvan ne vitrachayuchi bagato chasu na zgortannya ta prikleyuvannya strichki Piznishe perevirka pravil dizajnu priskorila proces perevirki najbilsh poshirenih vidiv pomilok Piznishe avtomatichni marshrutizatori priskoryuyut proces marshrutizaciyi Deyaki lyudi spodivayutsya sho podalshe vdoskonalennya avtozapusku ta avtorozpilyuvachiv zreshtoyu dadut horoshi maketi bez bud yakogo ruchnogo vtruchannya lyudini Podalsha avtomatizaciya prizvodit do ideyi kremniyevogo kompilyatora Primitki Printed Circuit Design and Fabrication Arhiv originalu za 5 lipnya 2008 Procitovano 24 lipnya 2008 A Kahng J Lienig I Markov J Hu VLSI Physical Design From Graph Partitioning to Timing Closure Springer 2011 ISBN 978 90 481 9590 9 pp 7 11