Azərbaycanca
Беларускі
Dansk
Deutsch
Española
Français
Indonesia
Italiana
日本語
Қазақ
Lietuvos
Nederlands
Português
Русский
සිංහල
แบบไทย
Türkçe
Українська
中國人
United State
Afrikaans
| Цю статтю треба для відповідності Вікіпедії. (лютий 2014) |
JTAG (скорочення від англ. Joint Test Action Group; вимовляється «джей-тáг») — назва робочої групи з розробки стандарту IEEE 1149. Пізніше це скорочення стало міцно асоціюватися з розробленим цією групою спеціалізованим апаратним інтерфейсом на базі стандарту IEEE 1149.1. Офіційна назва стандарту Standard Test Access Port and Boundary-Scan Architecture. Послідовний інтерфейс призначений для підключення складних цифрових мікросхем чи пристроїв рівня друкованої плати до стандартної апаратури тестування і налагодження.
На поточний момент інтерфейс став промисловим стандартом. Практично всі скільки-небудь складні цифрові мікросхеми оснащено цим інтерфейсом для:
- вихідного контролю мікросхем при виробництві;
- тестування зібраних друкованих плат;
- прошивки мікросхем з пам'яттю;
- налагоджувальних робіт при проектуванні апаратури і програмного забезпечення.
Метод тестування, реалізований в стандарті, отримав назву Boundary Scan (граничне сканування). Назва відображає первісну ідею процесу: в мікросхемі виділяються функціональні блоки, входи яких можна від'єднати від решти схеми, подати задані комбінації сигналів і оцінити стан виходів кожного блоку. Весь процес проводиться спеціальними командами по інтерфейсу JTAG, при цьому ніякого фізичного втручання не потрібно. Розроблено стандартну мову керування даним процесом — Boundary Scan Description Language (BSDL).
Порт тестування
Порт тестування (англ. TAP — Test Access Port) являє собою чотири або п'ять виділених виводів мікросхеми: ТСК, TMS, TDI, TDO і (опціонально) TRST.
- TDI (test data input — «вхід тестових даних») — вхід послідовних даних периферійного сканування. Команди і дані вводяться в мікросхему з цього виводу по передньому фронту сигналу TCK;
- TDO (test data output — «вихід тестових даних») — вихід послідовних даних. Команди і дані виводяться з мікросхеми з цього виводу по задньому фронту сигналу TCK;
- TCK (test clock — «тестове тактування») — тактує роботу вбудованого автомата управління периферійним скануванням. Максимальна частота сканування периферійних осередків залежить від використовуваної апаратної частини і на даний момент обмежена 25 … 40 МГц ;
- TMS (test mode select — «вибір режиму тестування») — забезпечує перехід схеми в / з режиму тестування і перемикання між різними режимами тестування.
- TRST (test reset — «скидання інтерфейсу тестування») — необов'язковий сигнал, який скидає інтерфейс тестування у початковий стан.
Стандарт передбачає можливість підключення великої кількості пристроїв (мікросхем) через один фізичний порт (з'єднувач). Це можливо завдяки послідовному ввімкненню пристроїв та роботі з ними по заданому номеру у ланцюжку.
У деяких випадках до перерахованих сигналів додається сигнал TRST для ініціалізації порту тестування, що необов'язково, оскільки ініціалізація можлива шляхом подачі певної послідовності сигналів на вхід TMS.
Робота засобів забезпечення інтерфейсу JTAG підкоряється сигналам автомата управління, вбудованого в мікросхему. Стан автомата визначаються сигналами TDI і TMS порту тестування. Певне поєднання сигналів TMS і TCK забезпечує введення команди для автомата і її виконання.
Якщо на платі встановлено кілька пристроїв, що підтримують JTAG, вони можуть бути об'єднані в загальну послідовність. Унікальною особливістю JTAG є можливість програмування не тільки самого мікроконтролера (або ПЛІС), але і підключеної до його виводів мікросхеми флеш-пам'яті. Причому існує два способи програмування флеш-пам'яті з використанням JTAG: через завантажувач з подальшим обміном даними через пам'ять процесора, або через пряме управління виводами мікросхеми.
Див. також
Посилання
- IEEE Standard for Reduced-Pin and Enhanced-Functionality Test Access Port and Boundary-Scan Architecture(англ.) Офіційний IEEE 1149.7 Стандарт.
- JTAG 101 - IEEE 1149.x and Software Debug [ 6 квітня 2014 у Wayback Machine.] (англ.).
- IEEE Std 1149.1 (JTAG) Testability Primer [ 10 червня 2014 у Wayback Machine.] (англ.)
- JTAG Tutorial and Boundary-Scan Applications [ 4 червня 2014 у Wayback Machine.] (англ.)
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
Cyu stattyu treba vikifikuvati dlya vidpovidnosti standartam yakosti Vikipediyi Bud laska dopomozhit dodavannyam dorechnih vnutrishnih posilan abo vdoskonalennyam rozmitki statti lyutij 2014 JTAG skorochennya vid angl Joint Test Action Group vimovlyayetsya dzhej tag nazva robochoyi grupi z rozrobki standartu IEEE 1149 Piznishe ce skorochennya stalo micno asociyuvatisya z rozroblenim ciyeyu grupoyu specializovanim aparatnim interfejsom na bazi standartu IEEE 1149 1 Oficijna nazva standartu Standard Test Access Port and Boundary Scan Architecture Poslidovnij interfejs priznachenij dlya pidklyuchennya skladnih cifrovih mikroshem chi pristroyiv rivnya drukovanoyi plati do standartnoyi aparaturi testuvannya i nalagodzhennya Na potochnij moment interfejs stav promislovim standartom Praktichno vsi skilki nebud skladni cifrovi mikroshemi osnasheno cim interfejsom dlya vihidnogo kontrolyu mikroshem pri virobnictvi testuvannya zibranih drukovanih plat proshivki mikroshem z pam yattyu nalagodzhuvalnih robit pri proektuvanni aparaturi i programnogo zabezpechennya Metod testuvannya realizovanij v standarti otrimav nazvu Boundary Scan granichne skanuvannya Nazva vidobrazhaye pervisnu ideyu procesu v mikroshemi vidilyayutsya funkcionalni bloki vhodi yakih mozhna vid yednati vid reshti shemi podati zadani kombinaciyi signaliv i ociniti stan vihodiv kozhnogo bloku Ves proces provoditsya specialnimi komandami po interfejsu JTAG pri comu niyakogo fizichnogo vtruchannya ne potribno Rozrobleno standartnu movu keruvannya danim procesom Boundary Scan Description Language BSDL Port testuvannyaPort testuvannya angl TAP Test Access Port yavlyaye soboyu chotiri abo p yat vidilenih vivodiv mikroshemi TSK TMS TDI TDO i opcionalno TRST TDI test data input vhid testovih danih vhid poslidovnih danih periferijnogo skanuvannya Komandi i dani vvodyatsya v mikroshemu z cogo vivodu po perednomu frontu signalu TCK TDO test data output vihid testovih danih vihid poslidovnih danih Komandi i dani vivodyatsya z mikroshemi z cogo vivodu po zadnomu frontu signalu TCK TCK test clock testove taktuvannya taktuye robotu vbudovanogo avtomata upravlinnya periferijnim skanuvannyam Maksimalna chastota skanuvannya periferijnih oseredkiv zalezhit vid vikoristovuvanoyi aparatnoyi chastini i na danij moment obmezhena 25 40 MGc TMS test mode select vibir rezhimu testuvannya zabezpechuye perehid shemi v z rezhimu testuvannya i peremikannya mizh riznimi rezhimami testuvannya TRST test reset skidannya interfejsu testuvannya neobov yazkovij signal yakij skidaye interfejs testuvannya u pochatkovij stan Standart peredbachaye mozhlivist pidklyuchennya velikoyi kilkosti pristroyiv mikroshem cherez odin fizichnij port z yednuvach Ce mozhlivo zavdyaki poslidovnomu vvimknennyu pristroyiv ta roboti z nimi po zadanomu nomeru u lancyuzhku U deyakih vipadkah do pererahovanih signaliv dodayetsya signal TRST dlya inicializaciyi portu testuvannya sho neobov yazkovo oskilki inicializaciya mozhliva shlyahom podachi pevnoyi poslidovnosti signaliv na vhid TMS Robota zasobiv zabezpechennya interfejsu JTAG pidkoryayetsya signalam avtomata upravlinnya vbudovanogo v mikroshemu Stan avtomata viznachayutsya signalami TDI i TMS portu testuvannya Pevne poyednannya signaliv TMS i TCK zabezpechuye vvedennya komandi dlya avtomata i yiyi vikonannya Yaksho na plati vstanovleno kilka pristroyiv sho pidtrimuyut JTAG voni mozhut buti ob yednani v zagalnu poslidovnist Unikalnoyu osoblivistyu JTAG ye mozhlivist programuvannya ne tilki samogo mikrokontrolera abo PLIS ale i pidklyuchenoyi do jogo vivodiv mikroshemi flesh pam yati Prichomu isnuye dva sposobi programuvannya flesh pam yati z vikoristannyam JTAG cherez zavantazhuvach z podalshim obminom danimi cherez pam yat procesora abo cherez pryame upravlinnya vivodami mikroshemi Div takozhVnutrishnoshemne programuvannyaPosilannyaIEEE Standard for Reduced Pin and Enhanced Functionality Test Access Port and Boundary Scan Architecture angl Oficijnij IEEE 1149 7 Standart JTAG 101 IEEE 1149 x and Software Debug 6 kvitnya 2014 u Wayback Machine angl IEEE Std 1149 1 JTAG Testability Primer 10 chervnya 2014 u Wayback Machine angl JTAG Tutorial and Boundary Scan Applications 4 chervnya 2014 u Wayback Machine angl Cya stattya ye zagotovkoyu Vi mozhete dopomogti proyektu dorobivshi yiyi Ce povidomlennya varto zaminiti tochnishim