Інтерфейс камери (англ. Camera Interface або скорочено CAMIF) —апаратний блок, який є інтерфейсом для різних типів сенсорів зображення і надає стандартний вихід, який може використовуватися для подальшої обробки зображення.
Типовий Camera Interface повинен підтримувати як мінімум паралельний інтерфейс, хоча багато інтерфейсів сучасних камер починають підтримувати частіше інтерфейс CSI.
Паралельний інтерфейс CAMIF складається із наступних рядків :-
від 8 до 12 біт паралельних ліній передачі даних
- Це паралельні лінії даних які передають піксельні дані. Дані, що передаються в ціх лініях змінюються із кожною зміною Pixel Clock (PCLK).
Горизонтальна синхронізація (HSYNC)
- Це спеціальний сигнал, що надходить від сенсору камери або ISP в інтерфейс камери. Сигнал HSYNC означає, що один рядок кадру було передано.
Вертикальна синхронізація (VSYNC)
- Цей сигнал передається після того, як було доставлено весь кадр. Це самий частий спосіб індикації того, що відбулася передача одного цілого кадру.
Відлік пікселів (PCLK)
- Це сигнал відліку, який повинен змінювати значення при передачі кожного пікселя.
Примітка: Вищезгадані лінії трактуються як вхідні лінії до апаратного модулю з інтерфейсом камери.
Приклад
Припустимо, що сенсор передає кадр формату VGA розміром 640x480. Кадр має формат RGB888. Припустимо ми маємо сенсор камери 8 із відліком вісім біт на піксель (PCLK). Це означає, що для того щоб передати один піксель даних, повинно відбутися 3 сигнали PCLK. Сигнал HSYNC буде відбуватися сенсором після кожних 640 x 3, 1920 відліків пікселів PCLK. А VSYNC буде генеруватися сенсором після передачі повного кадру , тобто після того як відбудеться 1920x480, 921600 відліків пікселя PCLK.
Апаратний блок інтерфейсу камери (який може бути частиною будь-якої SOC) повинно постійно перевіряти вищезгадані лінії даних, аби встановити чи передає сенсор щось. Типовий інтерфейс камери має в собі внутрішню буферизацію і також асоційований з ним DMA для передачі зображення до необхідної області пам'яті. В буфер будуть складатися вхідні пікселі для тимчасового збереження їх, а з використанням DMA пікселі будуть передаватися (часто рядок за рядком) за допомогою DMA у цільову область пам'яті (адреса якої програмується заздалегідь при програмуванні драйверу). Програмний інтерфейс інтерфейсу камери також може надавати можливість отримувати апаратні переривання при отриманні сигналів HSYNC, VSYNC до мікроконтролеру. Це може бути корисним тригером для перепрограмування DMA при потребі.
Постачальники обладнання
Багато комп'ютерів на одній платі, таких як Raspberry Pi, або мають конектори CSI.
Див. також
Примітки
- FAQs. Raspberry Pi. Архів оригіналу за 16 липня 2013. Процитовано 20 жовтня 2013.
- . eLinux.org. Архів оригіналу за 6 червня 2017. Процитовано 20 жовтня 2013.
- . Orange Pi. Архів оригіналу за 6 червня 2017. Процитовано 20 березня 2017.
- . Архів оригіналу за 5 червня 2017. Процитовано 5 червня 2017.
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
Interfejs kameri angl Camera Interface abo skorocheno CAMIF aparatnij blok yakij ye interfejsom dlya riznih tipiv sensoriv zobrazhennya i nadaye standartnij vihid yakij mozhe vikoristovuvatisya dlya podalshoyi obrobki zobrazhennya Tipovij Camera Interface povinen pidtrimuvati yak minimum paralelnij interfejs hocha bagato interfejsiv suchasnih kamer pochinayut pidtrimuvati chastishe interfejs CSI Paralelnij interfejs CAMIF skladayetsya iz nastupnih ryadkiv vid 8 do 12 bit paralelnih linij peredachi danih Ce paralelni liniyi danih yaki peredayut pikselni dani Dani sho peredayutsya v cih liniyah zminyuyutsya iz kozhnoyu zminoyu Pixel Clock PCLK Gorizontalna sinhronizaciya HSYNC Ce specialnij signal sho nadhodit vid sensoru kameri abo ISP v interfejs kameri Signal HSYNC oznachaye sho odin ryadok kadru bulo peredano Vertikalna sinhronizaciya VSYNC Cej signal peredayetsya pislya togo yak bulo dostavleno ves kadr Ce samij chastij sposib indikaciyi togo sho vidbulasya peredacha odnogo cilogo kadru Vidlik pikseliv PCLK Ce signal vidliku yakij povinen zminyuvati znachennya pri peredachi kozhnogo pikselya Primitka Vishezgadani liniyi traktuyutsya yak vhidni liniyi do aparatnogo modulyu z interfejsom kameri PrikladPripustimo sho sensor peredaye kadr formatu VGA rozmirom 640x480 Kadr maye format RGB888 Pripustimo mi mayemo sensor kameri 8 iz vidlikom visim bit na piksel PCLK Ce oznachaye sho dlya togo shob peredati odin piksel danih povinno vidbutisya 3 signali PCLK Signal HSYNC bude vidbuvatisya sensorom pislya kozhnih 640 x 3 1920 vidlikiv pikseliv PCLK A VSYNC bude generuvatisya sensorom pislya peredachi povnogo kadru tobto pislya togo yak vidbudetsya 1920x480 921600 vidlikiv pikselya PCLK Aparatnij blok interfejsu kameri yakij mozhe buti chastinoyu bud yakoyi SOC povinno postijno pereviryati vishezgadani liniyi danih abi vstanoviti chi peredaye sensor shos Tipovij interfejs kameri maye v sobi vnutrishnyu buferizaciyu i takozh asocijovanij z nim DMA dlya peredachi zobrazhennya do neobhidnoyi oblasti pam yati V bufer budut skladatisya vhidni pikseli dlya timchasovogo zberezhennya yih a z vikoristannyam DMA pikseli budut peredavatisya chasto ryadok za ryadkom za dopomogoyu DMA u cilovu oblast pam yati adresa yakoyi programuyetsya zazdalegid pri programuvanni drajveru Programnij interfejs interfejsu kameri takozh mozhe nadavati mozhlivist otrimuvati aparatni pererivannya pri otrimanni signaliv HSYNC VSYNC do mikrokontroleru Ce mozhe buti korisnim trigerom dlya pereprogramuvannya DMA pri potrebi Postachalniki obladnannyaBagato komp yuteriv na odnij plati takih yak Raspberry Pi abo mayut konektori CSI Div takozhFotokamera FotografiyaPrimitkiFAQs Raspberry Pi Arhiv originalu za 16 lipnya 2013 Procitovano 20 zhovtnya 2013 eLinux org Arhiv originalu za 6 chervnya 2017 Procitovano 20 zhovtnya 2013 Orange Pi Arhiv originalu za 6 chervnya 2017 Procitovano 20 bereznya 2017 Arhiv originalu za 5 chervnya 2017 Procitovano 5 chervnya 2017