Azərbaycanca
Беларускі
Dansk
Deutsch
Española
Français
Indonesia
Italiana
日本語
Қазақ
Lietuvos
Nederlands
Português
Русский
සිංහල
แบบไทย
Türkçe
Українська
中國人
United State
Afrikaans
PCI Express або PCIe або PCI-E, (також знана як 3GIO for 3rd Generation I/O; не плутати з PCI-X або PXI) — комп'ютерна шина, що використовує програмну модель шини PCI і високопродуктивний фізичний протокол, заснований на послідовній передачі даних.
Започаткована у липні 2002 року компанією Intel.
Історія розробки
Розвитком стандарту PCI Express займається організація PCI Special Interest Group (PCI-SIG) [Архівовано 6 липня 2008 у Wayback Machine.].
На відміну від шини PCI, що використала для передачі даних спільну шину, PCI Express, в загальному випадку, є пакетною мережею з топологією типу зірка, пристрої PCI Express взаємодіють між собою через середовище, утворене комутаторами, при цьому кожен пристрій безпосередньо зв'язаний з'єднанням типу точка-точка з комутатором.
Крім того, шиною PCI Express підтримується:
- гаряча заміна карт;
- гарантована смуга пропускання (QoS);
- управління енергоспоживанням;
- контроль цілісності передаваних даних.
Розробку стандарту PCI Express почала фірма AMD після відмови від шини InfiniBand. Офіційно перша базова специфікація PCI Express з'явилася в липні 2002 року.
Шина PCI Express націлена на використання тільки як локальна шина. Оскільки програмна модель PCI Express багато в чому успадкована від PCI, то існуючі системи і контролери можуть бути допрацьовані для використання шини PCI Express заміною тільки фізичного рівня, без доопрацювання програмного забезпечення. Висока пікова продуктивність шини PCI Express дозволяє використовувати її замість шин AGP і тим більше PCI і PCI-X, що призвело до заміни цих шин на PCI Express в персональних комп'ютерах.
Опис протоколу
Для підключення пристрою PCI Express використовується двонаправлене послідовне з'єднання типу точка-точка, зване lane; це дуже відрізняється від PCI, в якій всі пристрої підключаються до спільної 32-розрядної паралельної однонаправленої шини.
З'єднання між двома пристроями PCI Express називається link, і складається з одного (званого 1x) або декількох (2x, 4x, 8x, 12x, 16x і 32x) двонаправлених послідовних з'єднань lane. Кожен пристрій повинен підтримувати з'єднання 1x.
На електричному рівні кожне з'єднання використовує низьковольтну диференціальну передачу сигналу (LVDS), прийом і передача інформації проводиться кожним пристроєм PCI Express по окремих двох провідниках, таким чином, у простому випадку, пристрій підключається до комутатора PCI Express всього чотирма провідниками.
Використання подібного підходу має такі переваги:
- карта PCI Express поміщається і коректно працює в будь-якому слоті тої або ж більшої пропускній спроможності (наприклад, карта x1 працюватиме в слотах x4 і x16);
- слот більшого фізичного розміру може використовувати не всі lane (наприклад, до слоту 16x можна підвести лінії передачі інформації, відповідні 1x або 8x, і все це нормально функціонуватиме; проте, при цьому необхідно підключити всі лінії «живлення» і «земля», необхідні для слота 16x).
В обох випадках, на шині PCI Express використовуватиме максимальну кількість lane'ів доступних як для карти, так і для слоту. Проте це не дозволяє пристрою працювати в слоті, призначеному для карт з меншою пропускною спроможністю шини PCI Express (наприклад, карта x4 фізично не поміститься в слот x1, не зважаючи на те, що вона могла б працювати в слоті x1 з використанням тільки одного lane).
PCI Express пересилає всю керувальну інформацію, включно з перериваннями, через ті ж лінії, що використовуються для передавання даних. Послідовний протокол ніколи не може бути заблокований, таким чином затримки шини PCI Express цілком порівнянні з такими для шини PCI (відмітимо, що шина PCI для передавання сигналу про запит на переривання використовує окремі фізичні лінії IRQ#A, IRQ#B, IRQ#C, IRQ#D).
У всіх високошвидкісних послідовних протоколах (наприклад, Gigabit Ethernet), інформація про синхронізацію повинна бути вбудована в передаваний сигнал. На фізичному рівні, PCI Express використовує загальноприйнятий метод кодування 8B/10B (8 бітів даних замінюються на 10 бітів, передаваних по каналу, таким чином 20 % передаваного по каналу трафіку є надмірними), що дозволяє підвищити стійкість до перешкод.
Деякі протоколи (наприклад, SONET/SDH) використовують інший метод перешкодозахисного кодування, який називається скремблінг (англ. scrambling) для вбудовування інформації про синхронізацію в потік даних. Специфікація PCI Express також передбачає алгоритм скремблінгу, але скремблінг PCI Express відрізняється від такого в SONET.
Пропускна здатність
Пропускна здатність з'єднання lane становить 2,5 Гбіт/с. Для розрахунку пропускної спроможності з'єднання шини (link) необхідно врахувати те, що в кожному з'єднанні передача дуплексна, а також врахувати застосування кодування 8B/10B (8 бітів в 10). Наприклад, дуплексна пропускна спроможність з'єднання 1x (P1x) становить:
![image]()
ГБ/сек
де
- 2,5 — пропускна спроможність одного lane, Гбіт/с;
- 2 — врахування того, що з'єднання 1x складається з двох lane;
- 0,8 — коефіцієнт, що враховує використання коду 8B/10B;
- 8 — коефіцієнт перерахунку Гбіт/с в ГБ/с.
Пропускна спроможність, з урахуванням двонаправленої передачі, для шин PCI Express з різною кількістю зв'язків вказана в таблиці:
| Версія інтерфейсу | 1x | 2x | 4x | 8x | 12x | 16x | 32x |
|---|---|---|---|---|---|---|---|
| Пропускна здатність PCI Express 1.0, ГБ/c | 0,25 | 0,5 | 1 | 2 | 3 | 4 | 8 |
| Пропускна здатність PCI Express 2.0, ГБ/c | 0,5 | 1 | 2 | 4 | 6 | 8 | 16 |
| Пропускна здатність PCI Express 3.0, ГБ/c | 1 | 2 | 4 | 8 | 12 | 16 | 32 |
| PCIe 4.0 | 2 | 4 | 8 | 16 | 24 | 32 | 64 |
| PCIe 5.0 | 4 | 8 | 16 | 32 | 48 | 64 | 128 |
| PCIe 6.0 | 8 | 16 | 32 | 64 | 96 | 128 | 256 |
| PCIe 7.0 | 16 | 32 | 64 | 128 | 192 | 256 | 512 |
PCI Express 2.0
Група PCI-SIG випустила специфікацію PCI Express 2.0 15 січня 2007 року.
Основні нововведення в PCI Express 2.0:
- Збільшена пропускна здатність — специфікація PCI Express 2.0 визначає максимальну пропускну здатність одного з'єднання lane як 5 Гбіт/с, при цьому збережена сумісність з PCI Express 1.1 таким чином, що плата розширення, що підтримує стандарт PCIE 1.1 може працювати, будучи встановленою в слот PCIe 2.0. Внесені вдосконалення в протокол передачі між пристроями і програмну модель.
- Динамічне управління швидкістю — для управління швидкістю роботи зв'язку.
- Сповіщення про пропускну здатність — для сповіщення ПЗ (операційної системи, драйверів пристроїв тощо) про зміни швидкості і ширину шини.
- Розширення структури можливостей — розширення керувальних регістрів для кращого управління пристроями, слотами і інтерконектом.
- Служби управління доступом — опціональні можливості управління транзакціями точка-точка.
- Управління таймаутом виконання
- Скидання[] на рівні функцій — опціональний механізм для скидання функцій (маються на увазі PCI funcs) усередині пристрою (PCI device).
- Перевизначення межі за потужністю — для перевизначення ліміту потужності слоту при приєднанні пристроїв, які споживають більшу потужність.
Зовнішня кабельна специфікація PCIe
7 лютого 2007 року PCI-SIG випустила специфікацію зовнішньої кабельної системи PCIe. Нова специфікація дозволяє використовувати кабелі завдовжки до 10 метрів, що працюють з пропускною спроможністю 2,5 Гбіт/с.
PCI Express 3.0
Затверджена у листопаді 2010 року, забезпечує пропускну здатність 8 Гбіт/с на одну лінію.
PCI Express 4.0
Специфікація опублікована у жовтні 2017 року й має пропускну здатність 16 Гбіт/с на одну лінію.
PCI Express 5.0
В травні 2019 року з'явилася фінальна версія стандарту PCI Express 5.0. Швидкість передачі даних по шині PCI Express без врахування дуплексу становить 32 GT/s.. Для 4-х ліній швидкість передачі даних становить 16 Гбайт/с, для 16-ти ліній — 64 Гбайт/с.
PCI Express 6.0
Фінальна специфікація стандарту PCI Express 6.0 планується до публікації в 2021 р. Очікувана швидкість передачі даних без врахування дуплексу - 32 Гбайт/с для 4-х ліній і 128 Гбайт/с для 16-ти ліній.
Форм-фактори
- Низькопрофільні карти
- Mini Card — заміна форм-фактора Mini PCI. На роз'єм Mini Card виведені шини: x1 PCIe, USB 2.0 і SMBus.
- ExpressCard — подібний до форм-фактора PCMCIA. На роз'єм Mini Card виведені шини x1 PCIe і USB 2.0, карти ExpressCard підтримують гаряче підключення.
- AdvancedTCA — форм-фактор для телекомунікаційного устаткування.
- Кабельні специфікації PCI Express дозволяють доводити довжину одного з'єднання до десятків, а то і сотень метрів, що робить можливим створення «розібраних» ЕОМ.
- Mobile PCI Express Module — промисловий форм-фактор, створений для ноутбуків фірмою NVIDIA.
Конкурентні протоколи
Окрім PCI Express існує ще ряд високошвидкісних стандартизованих послідовних інтерфейсів, ось деякі з них: HyperTransport, InfiniBand, RapidIO, . Кожен інтерфейс має своїх прихильників серед промислових компаній, оскільки на розробку специфікацій протоколів вже пішли значні суми, і кожен консорціум прагне підкреслити переваги саме свого інтерфейсу.
Стандартизований високошвидкісний інтерфейс з одного боку повинен мати гнучкість і розширюваність, а з іншого боку має забезпечувати низький час затримки і невисокі накладні витрати (тобто частка службової інформації пакету не повинна бути велика). По суті, відмінності між інтерфейсами полягають саме у вибраному компромісі між цими двома суперечливими напрямами.
Наприклад, додаткова службова маршрутна інформація в пакеті дозволяє організувати складну і гнучку маршрутизацію пакету, але збільшує накладні витрати на обробку пакету, також знижується пропускна спроможність інтерфейсу, ускладнюється програмне забезпечення, яке ініціалізує і настроює пристрої, підключені до інтерфейсу. При необхідності забезпечення гарячого підключення пристроїв необхідне спеціальне програмне забезпечення, яке б відстежувало зміну топології мережі. Прикладами інтерфейсів, які пристосовані для цього є RapidIO, InfiniBand і StarFabric.
Водночас, укоротивши пакети можна зменшити затримку при передачі даних, що є важливою вимогою до інтерфейсу пам'яті. Але невеликий розмір пакетів приводить до того, що частка службових полів пакету збільшується, що знижує ефективну пропускну здатність інтерфейсу. Прикладом інтерфейсу такого типу є HyperTransport.
Положення PCI Express — PCI Express потрапляє десь посередині між описаними підходами, шина призначена для роботи як системне з'єднання (локальна шина), а не з'єднання процесор-пам'ять або у складній маршрутизованій мережі. Крім того, PCI Express від початку замислювалася як шина, логічно сумісна з шиною PCI, що також внесло свої обмеження.
Див. також
Примітки
- Слюсар В.И. PCI Express. Лицо стандарта.// Мир автоматизации. – 2006. - № 1. - C. 38 – 41. [1] [Архівовано 27 серпня 2018 у Wayback Machine.]
- Maximum PC | PCIe 4.0 to Double the Speed of PCIe 3.0. Архів оригіналу за 14 липня 2014. Процитовано 1 липня 2014.
- Review Zone | PCI-SIG (англ.). pcisig.com. Архів оригіналу за 17 липня 2019. Процитовано 9 червня 2017.
- PCIe 5.0 Arriving in 2019 With 4x More Bandwidth Than PCIe 3.0 [Архівовано 3 жовтня 2019 у Wayback Machine.] / Joel Hruska, June 9, 2017(англ.)
- Андрей Шиллинг (30 травня 2019). PCI Express 5.0 - представлены финальные спецификации. «Hardwareluxx». Архів оригіналу за 28 червня 2019. Процитовано 28 червня 2019.
- Стандарт PCI Express 6.0 будет утверждён в 2021 году. Overclockers.ru. 19 червня 2019. Архів оригіналу за 19 червня 2019. Процитовано 28 червня 2019.
- Hot Chips 2017: We'll See PCIe 4.0 This Year, PCIe 5.0 In 2019. Tom's Hardware (англ.). 29 серпня 2017. Процитовано 18 січня 2018.
Посилання
- PCI Special Interest Group [Архівовано 26 квітня 2006 у Wayback Machine.](англ.)
- PCI Express Specifications and White Papers [Архівовано 2 березня 2008 у Wayback Machine.](англ.)
- Creating a Third Generation I/O Interconnect (PDF) [Архівовано 16 жовтня 2006 у Wayback Machine.](англ.)(PDF)
- Intel Developer Network for PCI Express Architecture [Архівовано 10 квітня 2008 у Wayback Machine.](англ.)
- PCI Express пункт прибытия 2014 год [Архівовано 2 березня 2008 у Wayback Machine.](рос.)
- Maximum PC | PCIe 4.0 to Double the Speed of PCIe 3.0 [Архівовано 14 липня 2014 у Wayback Machine.]
- Інтерфейс PCI-Express. Основні характеристики і зворотна сумісність [Архівовано 14 липня 2014 у Wayback Machine.]
Цю статтю треба для відповідності Вікіпедії. (Січень 2012) |
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри, мобільний, телефон, android, ios, apple, мобільний телефон, samsung, iphone, xiomi, xiaomi, redmi, honor, oppo, nokia, sonya, mi, ПК, web, Інтернет
PCI Express abo PCIe abo PCI E takozh znana yak 3GIO for 3rd Generation I O ne plutati z PCI X abo PXI komp yuterna shina sho vikoristovuye programnu model shini PCI i visokoproduktivnij fizichnij protokol zasnovanij na poslidovnij peredachi danih 1 Logotip PCI Express Sloti PCI Express x4 x16 x1 znov x16 vnizu standartnij 32 rozryadnij slot PCI na materinskij plati DFI LanParty nForce4 SLI DR Zapochatkovana u lipni 2002 roku kompaniyeyu Intel Zmist 1 Istoriya rozrobki 2 Opis protokolu 3 Propuskna zdatnist 4 PCI Express 2 0 5 Zovnishnya kabelna specifikaciya PCIe 6 PCI Express 3 0 7 PCI Express 4 0 8 PCI Express 5 0 9 PCI Express 6 0 10 Form faktori 11 Konkurentni protokoli 12 Div takozh 13 Primitki 14 PosilannyaIstoriya rozrobkired Rozvitkom standartu PCI Express zajmayetsya organizaciya PCI Special Interest Group PCI SIG Arhivovano 6 lipnya 2008 u Wayback Machine Na vidminu vid shini PCI sho vikoristala dlya peredachi danih spilnu shinu PCI Express v zagalnomu vipadku ye paketnoyu merezheyu z topologiyeyu tipu zirka pristroyi PCI Express vzayemodiyut mizh soboyu cherez seredovishe utvorene komutatorami pri comu kozhen pristrij bezposeredno zv yazanij z yednannyam tipu tochka tochka z komutatorom Krim togo shinoyu PCI Express pidtrimuyetsya garyacha zamina kart garantovana smuga propuskannya QoS upravlinnya energospozhivannyam kontrol cilisnosti peredavanih danih Rozrobku standartu PCI Express pochala firma AMD pislya vidmovi vid shini InfiniBand Oficijno persha bazova specifikaciya PCI Express z yavilasya v lipni 2002 roku 1 Shina PCI Express nacilena na vikoristannya tilki yak lokalna shina Oskilki programna model PCI Express bagato v chomu uspadkovana vid PCI to isnuyuchi sistemi i kontroleri mozhut buti dopracovani dlya vikoristannya shini PCI Express zaminoyu tilki fizichnogo rivnya bez doopracyuvannya programnogo zabezpechennya Visoka pikova produktivnist shini PCI Express dozvolyaye vikoristovuvati yiyi zamist shin AGP i tim bilshe PCI i PCI X sho prizvelo do zamini cih shin na PCI Express v personalnih komp yuterah Opis protokolured nbsp Videokarta dlya PCI Express Dlya pidklyuchennya pristroyu PCI Express vikoristovuyetsya dvonapravlene poslidovne z yednannya tipu tochka tochka zvane lane ce duzhe vidriznyayetsya vid PCI v yakij vsi pristroyi pidklyuchayutsya do spilnoyi 32 rozryadnoyi paralelnoyi odnonapravlenoyi shini Z yednannya mizh dvoma pristroyami PCI Express nazivayetsya link i skladayetsya z odnogo zvanogo 1x abo dekilkoh 2x 4x 8x 12x 16x i 32x dvonapravlenih poslidovnih z yednan lane Kozhen pristrij povinen pidtrimuvati z yednannya 1x Na elektrichnomu rivni kozhne z yednannya vikoristovuye nizkovoltnu diferencialnu peredachu signalu LVDS 1 prijom i peredacha informaciyi provoditsya kozhnim pristroyem PCI Express po okremih dvoh providnikah takim chinom u prostomu vipadku pristrij pidklyuchayetsya do komutatora PCI Express vsogo chotirma providnikami Vikoristannya podibnogo pidhodu maye taki perevagi karta PCI Express pomishayetsya i korektno pracyuye v bud yakomu sloti toyi abo zh bilshoyi propusknij spromozhnosti napriklad karta x1 pracyuvatime v slotah x4 i x16 slot bilshogo fizichnogo rozmiru mozhe vikoristovuvati ne vsi lane napriklad do slotu 16x mozhna pidvesti liniyi peredachi informaciyi vidpovidni 1x abo 8x i vse ce normalno funkcionuvatime prote pri comu neobhidno pidklyuchiti vsi liniyi zhivlennya i zemlya neobhidni dlya slota 16x V oboh vipadkah na shini PCI Express vikoristovuvatime maksimalnu kilkist lane iv dostupnih yak dlya karti tak i dlya slotu Prote ce ne dozvolyaye pristroyu pracyuvati v sloti priznachenomu dlya kart z menshoyu propusknoyu spromozhnistyu shini PCI Express napriklad karta x4 fizichno ne pomistitsya v slot x1 ne zvazhayuchi na te sho vona mogla b pracyuvati v sloti x1 z vikoristannyam tilki odnogo lane PCI Express peresilaye vsyu keruvalnu informaciyu vklyuchno z pererivannyami cherez ti zh liniyi sho vikoristovuyutsya dlya peredavannya danih Poslidovnij protokol nikoli ne mozhe buti zablokovanij takim chinom zatrimki shini PCI Express cilkom porivnyanni z takimi dlya shini PCI vidmitimo sho shina PCI dlya peredavannya signalu pro zapit na pererivannya vikoristovuye okremi fizichni liniyi IRQ A IRQ B IRQ C IRQ D U vsih visokoshvidkisnih poslidovnih protokolah napriklad Gigabit Ethernet informaciya pro sinhronizaciyu povinna buti vbudovana v peredavanij signal Na fizichnomu rivni PCI Express vikoristovuye zagalnoprijnyatij metod koduvannya 8B 10B 8 bitiv danih zaminyuyutsya na 10 bitiv peredavanih po kanalu takim chinom 20 peredavanogo po kanalu trafiku ye nadmirnimi sho dozvolyaye pidvishiti stijkist do pereshkod Deyaki protokoli napriklad SONET SDH vikoristovuyut inshij metod pereshkodozahisnogo koduvannya yakij nazivayetsya skrembling angl scrambling dlya vbudovuvannya informaciyi pro sinhronizaciyu v potik danih Specifikaciya PCI Express takozh peredbachaye algoritm skremblingu ale skrembling PCI Express vidriznyayetsya vid takogo v SONET Propuskna zdatnistred Propuskna zdatnist z yednannya lane stanovit 2 5 Gbit s 1 Dlya rozrahunku propusknoyi spromozhnosti z yednannya shini link neobhidno vrahuvati te sho v kozhnomu z yednanni peredacha dupleksna a takozh vrahuvati zastosuvannya koduvannya 8B 10B 8 bitiv v 10 Napriklad dupleksna propuskna spromozhnist z yednannya 1x P1x stanovit P 1 x 2 5 2 0 8 8 0 5 displaystyle P 1x 2 5 cdot 2 cdot 0 8 over 8 0 5 nbsp GB sek de 2 5 propuskna spromozhnist odnogo lane Gbit s 2 vrahuvannya togo sho z yednannya 1x skladayetsya z dvoh lane 0 8 koeficiyent sho vrahovuye vikoristannya kodu 8B 10B 8 koeficiyent pererahunku Gbit s v GB s Propuskna spromozhnist z urahuvannyam dvonapravlenoyi peredachi dlya shin PCI Express z riznoyu kilkistyu zv yazkiv vkazana v tablici Versiya interfejsu 1x 2x 4x 8x 12x 16x 32x Propuskna zdatnist PCI Express 1 0 GB c 0 25 0 5 1 2 3 4 8 Propuskna zdatnist PCI Express 2 0 GB c 0 5 1 2 4 6 8 16 Propuskna zdatnist PCI Express 3 0 GB c 1 2 4 8 12 16 32 PCIe 4 0 2 2 4 8 16 24 32 64 PCIe 5 0 3 4 5 4 8 16 32 48 64 128 PCIe 6 0 6 8 16 32 64 96 128 256 PCIe 7 0 16 32 64 128 192 256 512PCI Express 2 0red Grupa PCI SIG vipustila specifikaciyu PCI Express 2 0 1 15 sichnya 2007 roku Osnovni novovvedennya v PCI Express 2 0 Zbilshena propuskna zdatnist specifikaciya PCI Express 2 0 viznachaye maksimalnu propusknu zdatnist odnogo z yednannya lane yak 5 Gbit s 1 pri comu zberezhena sumisnist z PCI Express 1 1 takim chinom sho plata rozshirennya sho pidtrimuye standart PCIE 1 1 mozhe pracyuvati buduchi vstanovlenoyu v slot PCIe 2 0 Vneseni vdoskonalennya v protokol peredachi mizh pristroyami i programnu model Dinamichne upravlinnya shvidkistyu dlya upravlinnya shvidkistyu roboti zv yazku Spovishennya pro propusknu zdatnist dlya spovishennya PZ operacijnoyi sistemi drajveriv pristroyiv tosho pro zmini shvidkosti i shirinu shini Rozshirennya strukturi mozhlivostej rozshirennya keruvalnih registriv dlya krashogo upravlinnya pristroyami slotami i interkonektom Sluzhbi upravlinnya dostupom opcionalni mozhlivosti upravlinnya tranzakciyami tochka tochka Upravlinnya tajmautom vikonannya Skidannya kudi na rivni funkcij opcionalnij mehanizm dlya skidannya funkcij mayutsya na uvazi PCI funcs useredini pristroyu PCI device Pereviznachennya mezhi za potuzhnistyu dlya pereviznachennya limitu potuzhnosti slotu pri priyednanni pristroyiv yaki spozhivayut bilshu potuzhnist Zovnishnya kabelna specifikaciya PCIered 7 lyutogo 2007 roku PCI SIG vipustila specifikaciyu zovnishnoyi kabelnoyi sistemi PCIe Nova specifikaciya dozvolyaye vikoristovuvati kabeli zavdovzhki do 10 metriv sho pracyuyut z propusknoyu spromozhnistyu 2 5 Gbit s 1 PCI Express 3 0red Zatverdzhena u listopadi 2010 roku zabezpechuye propusknu zdatnist 8 Gbit s na odnu liniyu PCI Express 4 0red Specifikaciya opublikovana u zhovtni 2017 roku j maye propusknu zdatnist 16 Gbit s na odnu liniyu PCI Express 5 0red V travni 2019 roku z yavilasya finalna versiya standartu PCI Express 5 0 5 Shvidkist peredachi danih po shini PCI Express bez vrahuvannya dupleksu stanovit 32 GT s 7 Dlya 4 h linij shvidkist peredachi danih stanovit 16 Gbajt s dlya 16 ti linij 64 Gbajt s 5 PCI Express 6 0red Finalna specifikaciya standartu PCI Express 6 0 planuyetsya do publikaciyi v 2021 r Ochikuvana shvidkist peredachi danih bez vrahuvannya dupleksu 32 Gbajt s dlya 4 h linij i 128 Gbajt s dlya 16 ti linij 6 Form faktorired Nizkoprofilni karti Mini Card zamina form faktora Mini PCI Na roz yem Mini Card vivedeni shini x1 PCIe USB 2 0 i SMBus ExpressCard podibnij do form faktora PCMCIA Na roz yem Mini Card vivedeni shini x1 PCIe i USB 2 0 karti ExpressCard pidtrimuyut garyache pidklyuchennya AdvancedTCA form faktor dlya telekomunikacijnogo ustatkuvannya Kabelni specifikaciyi PCI Express dozvolyayut dovoditi dovzhinu odnogo z yednannya do desyatkiv a to i soten metriv sho robit mozhlivim stvorennya rozibranih EOM Mobile PCI Express Module promislovij form faktor stvorenij dlya noutbukiv firmoyu NVIDIA Konkurentni protokolired Okrim PCI Express isnuye she ryad visokoshvidkisnih standartizovanih poslidovnih interfejsiv os deyaki z nih HyperTransport InfiniBand RapidIO StarFabric Kozhen interfejs maye svoyih prihilnikiv sered promislovih kompanij oskilki na rozrobku specifikacij protokoliv vzhe pishli znachni sumi i kozhen konsorcium pragne pidkresliti perevagi same svogo interfejsu Standartizovanij visokoshvidkisnij interfejs z odnogo boku povinen mati gnuchkist i rozshiryuvanist a z inshogo boku maye zabezpechuvati nizkij chas zatrimki i nevisoki nakladni vitrati tobto chastka sluzhbovoyi informaciyi paketu ne povinna buti velika Po suti vidminnosti mizh interfejsami polyagayut same u vibranomu kompromisi mizh cimi dvoma superechlivimi napryamami Napriklad dodatkova sluzhbova marshrutna informaciya v paketi dozvolyaye organizuvati skladnu i gnuchku marshrutizaciyu paketu ale zbilshuye nakladni vitrati na obrobku paketu takozh znizhuyetsya propuskna spromozhnist interfejsu uskladnyuyetsya programne zabezpechennya yake inicializuye i nastroyuye pristroyi pidklyucheni do interfejsu Pri neobhidnosti zabezpechennya garyachogo pidklyuchennya pristroyiv neobhidne specialne programne zabezpechennya yake b vidstezhuvalo zminu topologiyi merezhi Prikladami interfejsiv yaki pristosovani dlya cogo ye RapidIO InfiniBand i StarFabric Vodnochas ukorotivshi paketi mozhna zmenshiti zatrimku pri peredachi danih sho ye vazhlivoyu vimogoyu do interfejsu pam yati Ale nevelikij rozmir paketiv privodit do togo sho chastka sluzhbovih poliv paketu zbilshuyetsya sho znizhuye efektivnu propusknu zdatnist interfejsu Prikladom interfejsu takogo tipu ye HyperTransport Polozhennya PCI Express PCI Express potraplyaye des poseredini mizh opisanimi pidhodami shina priznachena dlya roboti yak sistemne z yednannya lokalna shina a ne z yednannya procesor pam yat abo u skladnij marshrutizovanij merezhi Krim togo PCI Express vid pochatku zamislyuvalasya yak shina logichno sumisna z shinoyu PCI sho takozh vneslo svoyi obmezhennya Div takozhred CompactPCI VMEbusPrimitkired a b v g d e zh Slyusar V I PCI Express Lico standarta Mir avtomatizacii 2006 1 C 38 41 1 Arhivovano 27 serpnya 2018 u Wayback Machine Maximum PC PCIe 4 0 to Double the Speed of PCIe 3 0 Arhiv originalu za 14 lipnya 2014 Procitovano 1 lipnya 2014 Review Zone PCI SIG angl pcisig com Arhiv originalu za 17 lipnya 2019 Procitovano 9 chervnya 2017 PCIe 5 0 Arriving in 2019 With 4x More Bandwidth Than PCIe 3 0 Arhivovano 3 zhovtnya 2019 u Wayback Machine Joel Hruska June 9 2017 angl a b v Andrej Shilling 30 travnya 2019 PCI Express 5 0 predstavleny finalnye specifikacii Hardwareluxx Arhiv originalu za 28 chervnya 2019 Procitovano 28 chervnya 2019 a b Standart PCI Express 6 0 budet utverzhdyon v 2021 godu Overclockers ru 19 chervnya 2019 Arhiv originalu za 19 chervnya 2019 Procitovano 28 chervnya 2019 Hot Chips 2017 We ll See PCIe 4 0 This Year PCIe 5 0 In 2019 Tom s Hardware angl 29 serpnya 2017 Procitovano 18 sichnya 2018 Posilannyared PCI Special Interest Group Arhivovano 26 kvitnya 2006 u Wayback Machine angl PCI Express Specifications and White Papers Arhivovano 2 bereznya 2008 u Wayback Machine angl Creating a Third Generation I O Interconnect PDF Arhivovano 16 zhovtnya 2006 u Wayback Machine angl PDF Intel Developer Network for PCI Express Architecture Arhivovano 10 kvitnya 2008 u Wayback Machine angl PCI Express punkt pribytiya 2014 god Arhivovano 2 bereznya 2008 u Wayback Machine ros Maximum PC PCIe 4 0 to Double the Speed of PCIe 3 0 Arhivovano 14 lipnya 2014 u Wayback Machine Interfejs PCI Express Osnovni harakteristiki i zvorotna sumisnist Arhivovano 14 lipnya 2014 u Wayback Machine Cyu stattyu treba vikifikuvati dlya vidpovidnosti standartam yakosti Vikipediyi Bud laska dopomozhit dodavannyam dorechnih vnutrishnih posilan abo vdoskonalennyam rozmitki statti Sichen 2012 Otrimano z https uk wikipedia org w index php title PCI Express amp oldid 43224675 PCI Express 2 0